

UltraScale+デバイスから Versal アダプティブ SoC への移行


概要

このコースでは、AMD UltraScale+デバイスからAMD VersalアダプティブSoCへ既存の設計を効率的に移行するための様々なアプローチを紹介します。また、システム設計プランニングとパーティショニング手法、そして様々なシステム設計タイプにおける設計移行の考慮事項についても解説します。このコースの重点は以下のとおりです。

- VersalアダプティブSoCの様々な機能ブロックを、前世代のUltraScale+デバイスの機能ブロックと比較・識別する
- すべての開発者向けの開発プラットフォームについて説明する
- 既存の設計をVersalアダプティブSoCに移行するアプローチを確認する
- システム設計タイプに基づいて、システム設計移行を計画するための推奨手法を特定する
- AIエンジンシステムのパーティショニング計画について説明する
- PLのみの設計とZynq UltraScale+ MPSoCの設計における設計移行の考慮事項を特定する
- Zynq UltraScale+ MPSoCベースのシステムレベル設計をVersalアダプティブSoCに移行する
- Versalデバイスのハードウェアデバッグ機能の詳細について説明する

テキストより


Versal アダプティブ SoC への移行



同等の機能/接続がない場合、部分的な移行によりハードウェアとアプリケーションのパフォーマンスが最適化されない可能性がある

演習 5 システムレベルのデザイン移行

手順



まとめ

01

ファブリック/PL の移行

- NoC (は、より少ないリソースでより高速な接続を促進する
- NoC (は、DDR メモリ コントローラーおよびその他の I/O ペリフェラルへのアクセスを提供する
- CIPS ブロックのインスタネーションが必要である
 - PMC を介して起動するが、ユーザー ソフトウェアは必要ない

02

PS + PL のデザイン移行

- 通常、アプリケーションを変更または再コンパイルする必要がない
- アップデートされたハードウェアにより、ソフトウェアスタックとペリフェラルドライバが変更されている可能性がある

03

以前のアーキテクチャで PL にマップされた一般的なハードウェア機能は、Versal™ デバイスの専用ハード ブロックを使用して実行できるため、PL リソースが大幅に節約される