演習ﾃﾞｰﾀのﾀﾞｳﾝﾛｰﾄﾞ「AMD FPGA向けRTL設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ」

「AMD FPGA向けRTL設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ」（旧称「XILINX FPGA向けRTL設計スタイルガイドセミナー」）の演習データ は、こちらからダウンロードしてください。
※ダウンロード期限：2024/05/10
ダウンロードできない場合は、training-qa@hdlab.co.jp　までご連絡ください。

尚、演習データは使用目的を受講者の講座受講・復習に限定しております。上記目的以外でのご利用及び本講座の受講者以外の方のご利用はご遠慮いただきますようお願いいたします。

演習データの格納先

　演習データファイルは、（fpga_dsg_20200123.zip）です。
　Zip圧縮ファイルを展開し、以下のフォルダ構成になるように準備してください。
　　
　　　C:\training\fpga_dsg\labs — \<演習1～7のフォルダ>

　※Cドライブ直下に直接展開できない場合、C:¥training フォルダを作成し、
　　別の場所で展開した fpga_dsg　フォルダ以下のファイルをコピーしてください。

Vivadoのエディション、バージョンについて

　Xilinx社のサイトよりダウンロードしてください。（ユーザ登録が必要です）
　　https://japan.xilinx.com/support/download.html

• 2019.1 以降のバージョンをご準備ください。

※2020.3は対象外となります。

• 演習データは7シリーズ　Kintexを使用しています。
  エディションは、以下より選択してください。
  2020.2まで　Vivado WebPACK、Vivado HL Design Edition、Vivado HL System Edition
  2021.1以降　Vivado ML スタンダードエディション、Vivado ML エンタープライズ エディション
  デバイスに、7シリーズ　Kintex を選択してください。
  ※スタンダードエディションや(*)WebPACKの場合演習データで使用するデバイスを変更する操作が必要になる場合があります。
  　* Vivado 2021.1より無償版は、スタンダードエディションとして提供されています。

　ツールライセンス(有償もしくは30日評価ライセンス)
　入手方法についてはリリースノートをご確認ください。
　　　　https://japan.xilinx.com/support/download.html