我々と一緒にハードウエア設計の未来を築きませんか?

弊社はRTL設計が始まった時代に設立され、設計コンサルティングを行ってまいりました。
弊社が作成したRTL設計スタイルガイドは、日本ではASIC設計、FPGA設計の基準書として使われています。
そんな我々の仲間になりませんか?

経験に応じた充実した研修制度をご用意

一人一人の経験に応じた研修が用意されているのも魅力のひとつ。
デジタル回路設計未経験でも、論理回路設計、HDL設計、検証についてじっくりと学べます。
経験者にもより難しい課題で設計能力が向上する研修を行っています。

裁量労働制で設計業務を追求できる

裁量労働制を採用しているので、出勤時間は基本的に自由、業務に集中しやすくなる環境をご用意しています。
中途採用の社員が多く、あらゆるバッググランドや価値観を持った仲間は
仕事の刺激になるとともに、雰囲気よく仕事をすることができます。

 

【募集人員】 デジタル回路設計エンジニア
Verilog,VHDLによるハードウエア設計経験者
あるいはプログラミング経験がありハードウエア設計を行いたい方
第二新卒の方
【待遇・福利厚生】 月給280,000円~420,000円
年収400万円~800万円 ※経験・能力を考慮の上、当社規程により決定
平均残業時間:月30時間 ※裁量制と併せて、自分なりの働きやすさを考えながら取り組める環境です。
完全週休2日、年末年始、有給休暇
【応募先】 履歴書を添付してメールでご連絡ください。
jinji@hdlab.co.jp