2024-06-04 / 最終更新日時 : 2024-06-04 webadmin hdLab講座概要 hdLabトレーニング：実践UVMを使った検証環境構築 UVM（Universal Verification Methodology）は、ハードウェアの検証を効率化する ためのフレームワークであり、IEEE 1800 SystemVerilogの一部として提供されています。 […]
2024-01-16 / 最終更新日時 : 2024-02-08 webadmin hdLabトレーニング 【個人の方向け】 hdLabトレーニング受講規約 2024年4月以降の開催講座用 １. トレーニング申込について 受付フォームに必要事項をご入力の上、お申込ください。 お申込確認メールを送付いたします。 開催決定後、請求書を送付いたします。 ご入金確認後、受講票またはオンラインミーティングの招待状をメ […]
2024-01-15 / 最終更新日時 : 2024-02-08 webadmin hdLabトレーニング hdLabトレーニング受講規約 2024年4月以降の開催講座用 本ページは、2024年4月1日以降に開催する講座用の受講規約です。 2024年3月31日までに開催する講座については、こちらのページをご覧ください。 請求書の宛名が所属先(会社名等)となる場合はこちらを選択 […]
2023-07-26 / 最終更新日時 : 2023-10-03 webadmin hdLab講座概要 Vivadoのインストールおよび確認方法について 概要 hdlab講座のオンライン開催では、AMD社のFPGA開発ツールVivado MLを使用するものがあります。 使用する機能はVivadoシミュレータのみです。 お持ちのWindos OSのPCにインストールしていた […]
2023-01-25 / 最終更新日時 : 2023-01-27 webadmin hdLabトレーニング hdLabトレーニング：「Verilog HDL ユーザーのためのSystemVerilog による回路記述」 Verilog HDLでの設計者を対象に、SystemVerilogで追加拡張された構文や機能の内、主に回路記述向けの機能を説明しています。 SystemVerilogは聞いたことがあるが、どこから使い始めて良いか迷って […]
