Versal Adaptive SoC と AIエンジンのアーキテクチャ
～ Innovation Pioneered with AMD Versal
– Adaptive SoC Architecture & Hardware Development Tool Flow
Webex Meeting参加方法簡易資料
■トレーニングイベント概要
VERSAL Adaptive SoCはCPUに代表されるスカラープロセッシングエレメント、DSPやGPUのようなベクタープロセッシングエレメント、プログラマブルロジック (FPGA)これら２つのエレメントを最適な形で組み合わせた革新的なヘテロジニアス演算アーキテクチャを持ちます。このアーキテクチャは高いソフトウエアプログラマビリティを有し、高度で広範囲にわたるアクセラーレーションを実現しながら、動的適応型リコンフィギュレーションで別のワークロードも加速します。
さらにVERSALに搭載されたAIエンジンは、5Gセルラーや機械学習の DNN/CNN など演算負荷の高いアプリ ケーションに向けたザイリンクスの新しいベクタープロセッサで、高性能な VLIW SIMDプロセッサをアレイ状に配置することにより 、従来のプログラマブルロジックソリューションに比べ消費電力を 50% 削減しながらシリコン面積あたりの演算密度を最大 8 倍に高めます。本イベントでは三回にわたり、VERSALとAIエンジンのアーキテクチャーと開発フローを解説します。
さらにVERSALに搭載されたAIエンジンは、5Gセルラーや機械学習の DNN/CNN など演算負荷の高いアプリ ケーションに向けたザイリンクスの新しいベクタープロセッサで、高性能な VLIW SIMDプロセッサをアレイ状に配置することにより 、従来のプログラマブルロジックソリューションに比べ消費電力を 50% 削減しながらシリコン面積あたりの演算密度を最大 8 倍に高めます。本イベントでは三回にわたり、VERSALとAIエンジンのアーキテクチャーと開発フローを解説します。
本開催は、その初回となります。
■トレーニングイベント開催概要
- タイトル：Versal Adaptive SoC と AIエンジンのアーキテクチャ
～ Innovation Pioneered with AMD Versal – Adaptive SoC Architecture & Hardware Development Tool Flow - 日時：2023年10月27日（金）午後１時～５時
- 費用：無償
- 内容：講義＆デモ
- 開催方式：オンライン（WebEx Meeting）
- 講師：平郡 政幸氏（エッチディーラボ契約講師：エムシップ・デザインズ合同会社）予定
- ご登録(お申込み)ページ： (ご登録締切 10月26日 午後５時)
今回のイベントは、Webex Meeting の登録機能により、ご登録いただきます。
1. イベント用のWebex Meeting登録ページを開く
2. 必要事項を入力し、登録する
3. 承認・招待状メールの到着を待つ（承認は、五営業日以内に行います）
ご登録の詳細については、「Webex Meetingでの登録について」をご覧ください。
■トレーニングイベント詳細（タイムテーブル）
| タイトル | 時間 |
| 開講のご挨拶 | 13:10-13:40 |
| AMD Versal Adaptive SoC – Architecture Overview | 13:40-13:40 |
| AMD Versal Adaptive SoC – Design Tool Flow | 13:40-14:40 |
| 休憩 | 14:40-15:00 |
| デモ:Boot and Configuration | 15:00-16:00 |
| Introduction to the AMD Versal AI Engine Architecture | 16:00-16:30 |
※
※ 開始前に接続テストの時間を設ける予定です。（9:00～10:00の間）
■お問合せ先
training-qa@hdlab.co.jp 宛にお願いします。