Versal Adaptive SoC と AIエンジンのアーキテクチャ
～ Innovation Pioneered with AMD Versal
– Adaptive SoC Architecture & Hardware Development Tool Flow
■トレーニングイベント概要
VERSAL Adaptive SoCはCPUに代表されるスカラープロセッシングエレメント、DSPやGPUのようなベクタープロセッシングエレメント、プログラマブルロジック (FPGA)これら２つのエレメントを最適な形で組み合わせた革新的なヘテロジニアス演算アーキテクチャを持ちます。このアーキテクチャは高いソフトウエアプログラマビリティを有し、高度で広範囲にわたるアクセラーレーションを実現しながら、動的適応型リコンフィギュレーションで別のワークロードも加速します。
さらにVERSALに搭載されたAIエンジンは、5Gセルラーや機械学習の DNN/CNN など演算負荷の高いアプリ ケーションに向けたザイリンクスの新しいベクタープロセッサで、高性能な VLIW SIMDプロセッサをアレイ状に配置することにより 、従来のプログラマブルロジックソリューションに比べ消費電力を 50% 削減しながらシリコン面積あたりの演算密度を最大 8 倍に高めます。
本イベントでは三回にわたり、VERSALとAIエンジンのアーキテクチャーと開発フローを解説します。
本開催は、その初回となります。
■トレーニングイベント開催概要
- タイトル：Versal Adaptive SoC と AIエンジンのアーキテクチャ
～ Innovation Pioneered with AMD Versal – Adaptive SoC Architecture & Hardware Development Tool Flow
- 日時：2023年10月27日（金）午後１時～５時
- 費用：無償
- 内容：講義＆デモ
- 開催方式：オンライン（WebEx Meeting）
- 講師：平郡 政幸氏（エッチディーラボ契約講師：エムシップ・デザインズ合同会社）予定
- ご登録(お申込み)ページ：こちらをクリックしてください (ご登録締切 10月26日 午後５時)
今回のイベントは、Webex Meeting の登録機能により、ご登録いただきます。
1. イベント用のWebex Meeting登録ページを開く
2. 必要事項を入力し、登録する
3. 承認・招待状メールの到着を待つ（承認は、五営業日以内に行います）
ご登録の詳細については、「Webex Meetingでの登録について」をご覧ください。
■トレーニングイベント詳細（タイムテーブル）
| タイトル |
時間 |
| 開講 |
13:10-13:40 |
| AMD Versal Adaptive SoC – Architecture Overview |
13:40-13:40 |
| AMD Versal Adaptive SoC – Design Tool Flow |
13:40-14:40 |
| 休憩 |
14:40-15:00 |
| デモ:Boot and Configuration |
15:00-16:00 |
| Introduction to the AMD Versal AI Engine Architecture |
16:00-16:30 |
※ タイムテーブルは検討中のものです。内容は予告なく変更する場合がございますので、ご了承ください。
※ 開始前に接続テストの時間を設ける予定です。（10:00～12:00の間）
■お問合せ先
training-qa@hdlab.co.jp 宛にお願いします。
Versal AIエンジン開発フロー
～ Innovation Pioneered with AMD Versal
– AI Engine Architecture & System Development Tool Flow
■トレーニングイベント概要
VERSAL Adaptive SoCはCPUに代表されるスカラープロセッシングエレメント、DSPやGPUのようなベクタープロセッシングエレメント、プログラマブルロジック (FPGA)これら２つのエレメントを最適な形で組み合わせた革新的なヘテロジニアス演算アーキテクチャを持ちます。このアーキテクチャは高いソフトウエアプログラマビリティを有し、高度で広範囲にわたるアクセラーレーションを実現しながら、動的適応型リコンフィギュレーションで別のワークロードも加速します。
さらにVERSALに搭載されたAIエンジンは、5Gセルラーや機械学習の DNN/CNN など演算負荷の高いアプリ ケーションに向けたザイリンクスの新しいベクタープロセッサで、高性能な VLIW SIMDプロセッサをアレイ状に配置することにより 、従来のプログラマブルロジックソリューションに比べ消費電力を 50% 削減しながらシリコン面積あたりの演算密度を最大 8 倍に高めます。
本イベントでは三回にわたり、VERSALとAIエンジンのアーキテクチャーと開発フローを解説します。
本開催は、二回目となります。
■トレーニングイベント開催概要
- タイトル：Versal AIエンジン開発フロー
～ Innovation Pioneered with AMD Versal – AI Engine Architecture & System Development Tool Flow
- 日時：2023年11月29日（水）午後１時～５時
- 費用：無償
- 内容：講義＆デモ
- 開催方式：オンライン（WebEx Meeting）
- 講師：平郡 政幸氏（エッチディーラボ契約講師：エムシップ・デザインズ合同会社）予定
- ご登録(お申込み)ページ：こちらをクリックしてください (ご登録締切 11月28日 午後５時)
今回のイベントは、Webex Meeting の登録機能により、ご登録いただきます。
1. イベント用のWebex Meeting登録ページを開く
2. 必要事項を入力し、登録する
3. 承認・招待状メールの到着を待つ（承認は、五営業日以内に行います）
ご登録の詳細については、「Webex Meetingでの登録について」をご覧ください。
■トレーニングイベント詳細（タイムテーブル）
| タイトル |
時間 |
| 開講 |
13:00-13:10 |
| Versal AI Engine Tool Flow |
13:10-14:40 |
| 休憩 |
14:40-15:00 |
| デモ:Versal AI Engine Tool Flow |
15:00-16:00 |
| デモ:Versal AI Engine Tool Flow – Makefile |
16:00-16:30 |
※ タイムテーブルは検討中のものです。内容は予告なく変更する場合がございますので、ご了承ください。
※ 開始前に接続テストの時間を設ける予定です。（10:00～12:00の間）
■お問合せ先
training-qa@hdlab.co.jp 宛にお願いします。
Versal AIエンジンとModel Composer
～ Innovation Pioneered with AMD Versal
– AI Engine Architecture & Vitis Model Composer
■トレーニングイベント概要
VERSAL Adaptive SoCはCPUに代表されるスカラープロセッシングエレメント、DSPやGPUのようなベクタープロセッシングエレメント、プログラマブルロジック (FPGA)これら２つのエレメントを最適な形で組み合わせた革新的なヘテロジニアス演算アーキテクチャを持ちます。このアーキテクチャは高いソフトウエアプログラマビリティを有し、高度で広範囲にわたるアクセラーレーションを実現しながら、動的適応型リコンフィギュレーションで別のワークロードも加速します。
さらにVERSALに搭載されたAIエンジンは、5Gセルラーや機械学習の DNN/CNN など演算負荷の高いアプリ ケーションに向けたザイリンクスの新しいベクタープロセッサで、高性能な VLIW SIMDプロセッサをアレイ状に配置することにより 、従来のプログラマブルロジックソリューションに比べ消費電力を 50% 削減しながらシリコン面積あたりの演算密度を最大 8 倍に高めます。
本イベントでは三回にわたり、VERSALとAIエンジンのアーキテクチャーと開発フローを解説します。
本開催は、三回目となります。
■トレーニングイベント開催概要
- タイトル：Versal AIエンジンとModel Composer
～ Innovation Pioneered with AMD Versal – AI Engine Architecture & Vitis Model Composer
- 日時：2023年12月22日（金）午後１時～５時
- 費用：無償
- 内容：講義＆デモ
- 開催方式：オンライン（WebEx Meeting）
- 講師：平郡 政幸氏（エッチディーラボ契約講師：エムシップ・デザインズ合同会社）予定
- ご登録(お申込み)ページ：こちらをクリックしてください (ご登録締切 12月21日 午後５時)
今回のイベントは、Webex Meeting の登録機能により、ご登録いただきます。
1. イベント用のWebex Meeting登録ページを開く
2. 必要事項を入力し、登録する
3. 承認・招待状メールの到着を待つ（承認は、五営業日以内に行います）
ご登録の詳細については、「Webex Meetingでの登録について」をご覧ください。
■トレーニングイベント詳細（タイムテーブル）
| タイトル |
時間 |
| 開講 |
13:00-14:10 |
| AI Engine DSP Library Overview |
13:10-13:40 |
| Vitis Model Composer for AI Engine Design |
13:40-14:40 |
| 休憩 |
14:40-15:00 |
| デモ: Designing Filters Using the AI Engine DSP Library in Vitis Model Composer |
15:00-16:30 |
※ タイムテーブルは検討中のものです。内容は予告なく変更する場合がございますので、ご了承ください。
※ 開始前に接続テストの時間を設ける予定です。（10:00～12:00の間）
■お問合せ先
training-qa@hdlab.co.jp 宛にお願いします。
AMD KRIAで拓く新機軸 -AIを含めたエッジアプリケーション実装へ
開催終了しました。ご参加ありがとうございます。
■概要
Kria SoMは適応型のシステムオンモジュールです。
Zynq UltraScale+ MPSoCを搭載した小型ボードです。
どんなシステムが実装できるのでしょうか。
その実力を探り、実装プロセスの一部を公開します。
Visionアプリをターゲットにデモの実施とその実装プロセスをお話しします。
https://japan.xilinx.com/products/app-store/kria.html
■トレーニングイベント開催概要
- タイトル： Tried the KRIA DEMONSTRATION APPS ～ AMD KRIAで拓く新機軸 -AIを含めたエッジアプリケーション実装へ～
- 日時：2023年8月25日（金）午後１時～５時
- 費用：無償
- 内容：講義＆デモ
- 開催方式：オンライン（WebEx Meeting）
- 講師：平郡 政幸氏（エッチディーラボ契約講師：エムシップ・デザインズ合同会社）予定
- お申込みページ：こちら をクリックしてください。(お申込締切：8月23日（水）午後5時)
■トレーニングイベント内容
- Xilinx Kria System-on-Module (SOM) Overview / Kria SoMの概要
- Xilinx Kria KV260 Vision AI Starter Kit Overview / Kria KV260 Vision AIスターターキットの紹介
- Getting Started with the Vision AI Starter Kit / Kria KV260 Vision AIスターターキット を使用するには
- 開発プロセスのツールデモ ～ 動作デモ (スマートカメラアプリの予定）
※内容は予告なく変更になる場合がございますのでご了承ください。
■トレーニングイベント タイムテーブル
| タイトル |
時間 |
| 開講 |
13:00-14:10 |
Xilinx Kria System-on-Module (SOM) Overview / Kria SoMの概要
Xilinx Kria KV260 Vision AI Starter Kit Overview / Kria KV260 Vision AIスターターキットの紹介
Getting Started with the Vision AI Starter Kit / Kria KV260 Vision AIスターターキット を使用するには
|
13:10-15:00 |
| 休憩 |
15:00-15:30 |
| KV260 Starter Kit デモ |
15:30-17:00 |
※ タイムテーブルの内容は予告なく変更する場合がございますので、ご了承ください。
※ 開始前に接続テストの時間を設ける予定です。（10:00～12:00の間）
■お問合せ先
training-qa@hdlab.com 宛にお願いします。
Introduction of Versal AI Engine
お申込み受付は終了しました。
タイムテーブルを更新しました。
2/16 13:41頃 リマインダメールをお送りしています。ご確認下さい。
■トレーニングイベント開催概要
- タイトル： Introduction of Versal AI Engine
- 日時：2023年2月17日（金）午後２時～５時
- 費用：無償
- 内容：講義＆デモ
- 開催方式：オンライン（WebEx Meeting）
- 講師：平郡 政幸氏（エッチディーラボ契約講師：エムシップ・デザインズ合同会社）
- お申込みページ：お申込受付は終了しました。
■トレーニングイベント内容
この度、AMD Xilinx Customer Trainingチームのご協力を得て、AMD Xilinx Authorized Training Providers（ATPs）による無償トレーニングイベントを開催いたします。
本トレーニングイベントでは、AMD Xilinx社から提供しているVersal AI Engineにフォーカスした内容をお届けいたします。
※ご注意※ 2021年12月、2022年3月開催のイベントと内容に重複がございます。
■トレーニングイベント詳細（タイムテーブル）
| タイトル |
時間 |
| 開講 |
14:00-14:20 |
| Overview of the Versal ACAP Architecture |
14:20-14:40 |
| Introduction to the Versal AI Engine Architecture, |
14:40-15:30 |
| 休憩 |
15:30-15:40 |
| Versal AI Engine Tool Flow |
15:40-16:10 |
| The Programming Model: Single Kernel |
16:10-16:30 |
| Versal AI Engine Tool Flow (Demo) |
16:30-17:00 |
※ タイムテーブルは検討中のものです。内容は予告なく変更する場合がございますので、ご了承ください。
※ 開始前に接続テストの時間を設ける予定です。（10:00～12:00の間）
■お問合せ先
training-qa@hdlab.com 宛にお願いします。
