開催は終了しました。

開催日 時間 会場 費用 定員 状況
9月7日(火)～9月8日(水) 10:00～18:00 オンライン（WebEx Meetings） 107,800円(税抜 98,000円)

※ボード付き特別価格		 8名 受付は終了しました

お申込締切日時：8月25日(水) 午後5時

コース概要


このコースは、コニカミノルタ株式会社作成のデジタル回路設計者育成トレーニングに基づき提供いたします。
本コースは、Artix-735T Arty Artix-7FPGA 評価キットとLCDシールドボードを使用し、LCD制御回路の
開発・実際に動作させることを通して、FPGAをターゲットとしたLSI設計手法の基本を習得できます。

※本コースは、演習用PCをご準備頂く必要があります。
本コースにおける習得スキル
取得できるスキル
FPGAで動作させる回路の全体構成
ブロック図

会場


オンライン開催

1. 配信について
・遠隔会議システムのCisco Webex Meetingを使用します。
・受講者には指定のメールアドレスにWebex Meetingの招待を送付します。
・接続場所は制限しませんが、お申込者の方のみの受講となります（複数での受講は不可）

2. 事前準備について
・接続トライアルの機会をご用意します。詳細については、お申込み受付後ご案内します。
・通信の安定している環境でご利用ください。また、通信量に上限のない回線をご利用ください。
・音声が聞ける状態のPCやタブレット等をご準備ください。
・周囲に迷惑の掛からない場所を確保してください。
・使用方法について、簡易マニュアルを用意しております。（こちらをクリック）

コース詳細

コンテンツ提供 コニカミノルタ株式会社
講師 株式会社エッチ・ディー・ラボ
ソフトウェアツール Vivado Design Suite 2018.3 以降
ハードウェア Artix-735T Arty Artix-7FPGA 評価キット及びLCDシールドボード
トレーニング期間 2日間
受講料 98,000円(税抜)　※ボード付き特別価格
受講対象者 デジタル回路設計・FPGA設計に興味のある方
未経験者／初級者向け
受講要件 演習用PC（Vivado Design Suite）をご準備頂くこと
※バージョンについては調整中です。
コース内容 【講義】
1. はじめに
1.1 アジェンダ
1.2 本講座における習得スキル
1.3 講座のねらい・特徴

2. デバイスの基礎知識
2.1 FPGA とは？
2.2 FPGA の基本構造
2.3 FPGA と他デバイスの比較
2.4 FPGA の用途
2.5 今後の FPGA 活用例

3 FPGA（LSI）開発フロー
3.1 専用 LSI
3.2 ASIC と FPGA
3.3 一般的な FPGA（LSI）開発フロー
3.4 RTL 設計検証手法
3.5 FPGA データ作成

4 デジタル回路
4.1 ソフトウェア処理とハードウェア処理
4.2 同期回路
4.3 組み合わせ回路と順序回路
4.4 真理値表
4.5 タイミングチャート
4.6ステートマシン

5. Verilog HDL -設計編-
5.1 Verilog HDL による FPGA 設計検証
5.2 モジュール構造
5.3 入出力ポート・リスト、コメント記述
5.4 内部信号の定義
5.5 パラメータ定義
5.6 組み合わせ回路記述（assign 文）
5.7 組み合わせ回路記述（always 文）
5.8 組み合わせ回路記述（function 文）
5.9 順序回路記述（always 文）
5.10 下位モジュール呼び出し
5.11 主な演算子

6. Verilog HDL -検証編-
6.1 検証の目的とポイント
6.2 FPGA（LSI）検証手順
6.3 検証リスト作成・レビュー
6.4 検証環境・検証方法
6.5 テストモジュール構造
6.6 テストパタン記述（initial 文）
6.7 テストパタン記述（タイミング制御）
6.8 テストパタン記述（繰り返し記述）
6.9 テストパタン記述（task 文）
6.10 テストパタン記述（システムタスク）

7. Verilog HDL まとめ
7.1 Verilog HDL 文法まとめ（設計編）
7.2 Verilog HDL 文法まとめ（検証編）

8. 論理シミュレーション（Vivado Simulator）
8.1 シミュレーションの流れ
8.2 シミュレータ使用方法
8.3 デバッグの仕方

9. FPGA データ作成・実装（Vivado Design Suite）
9.1 デザインの合成
9.2 配置配線
9.3 FPGA データの書き込み
9.4 FPGA 評価ボードでの実機デバッグ

【演習問題】
1 タイミングチャート
2 状態遷移図
3 LCD カウントシステムの設計
3.1 カウンタモジュール
3.2 デコーダモジュール
3.3 ステートマシンモジュール
3.4 トップモジュール
4 LCD カウントシステムの検証
4.1 カウンタモジュール
4.2 デコーダモジュール
4.3 ステートマシンモジュール
4.4 トップモジュール
5 LCD カウントシステムの FPGA データ作 成・実装
6 LCD カウントシステムの実装デバッグ
7 【付録】電子キーシステムの設計検証

演習用PCの要件

■OS: Windows 10.0 1803 Update, 10.0 1809 Update (64 ビッ ト 英語版 日本語版)

■推奨メモリ：8Gb以上

■推奨CPU: Core i7

■推奨されるHDDディスク容量： 100GB 以上の空きスペース
　⇒以下を含みます
　・ツールインストール後の容量
　・ツールインストーラー自身
　・ツールインストール時の展開領域

■Vivado Design Suite 2018.3をインストール済みであること

ツールのインストール


Vivado Design Suite 2018.3 以降をご準備ください。

ダウンロードページはこちらをクリックしてください
※XILINX社へのユーザー登録が必要です。

■WebPACKライセンスの取得、インストール済みであること

■PCのシステム要件およびインストールの詳細について

こちらをクリックしてください

■Vivadoの使用方法について

Vivadoを初めて使用する方、使用経験が少ない方は事前に以下の資料をご覧ください。

※題名をクリックすると、いずれもXILINX社のページが開きます。

チラシ


準備中