開催予定のない講座の受講をご希望の方は左下の「開催リクエスト」からご連絡ください。
※新型コロナウイルス感染状況により、開催形態を変更、開催を中止する場合があります。
| カテゴリ | コース名 | 日程 | 開催形態 | 受付状況 |
|---|---|---|---|---|
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | MPU基礎 ※オンライン | 2023/1/13(金) 10:00～18:00 |  | 開催終了 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計上級 機能検証 | 2023/1/19(木)～1/20(金) 10:00～18:00 |  | 開催終了 |
| 言語 | SystemVerilogｾﾐﾅｰ(入門コース) ※オンライン | 2023/1/25(水)～1/26(木) 10:00～18:00 | | 受付終了 |
| 言語 | SystemVerilogｾﾐﾅｰ(アサーションコース) | 2023/2/2(木)～2/3(金) 10:00～18:00 | | 受付終了 |
| 言語 | RTL設計初級(Verilog) | 2023/2/8(水)～2/10(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 組込みC言語入門 | 2023/2/14(火)～2/15(水) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 論理合成 | 2023/2/16(木)～2/17(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(VHDL版) ※オンライン | 2023/3/9(木)～3/10(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 機能検証 ※オンライン | 2023/3/16(木)～3/17(金) 10:00～18:00 | | 受付中 |
| 言語 | RTL設計初級(Verilog) | 2023/3/29(水)～3/31(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(Verilog HDL版) ※オンライン | 2023/3/30(木)～3/31(金) 10:00～18:00 | | 受付中 |
| 言語 | Verilog HDL ユーザーのための SystemVerilog による回路記述 | 3/24(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 検証スクリプト講座 | ー | ー | ー |
| 言語 | SystemCセミナー(入門コース) | ー | ー | ー |
| 言語 | RTL設計初級(VHDL) | ー | ー | ー |
| 言語 | 論理回路基礎 | ー | ー | ー |
| 言語 | RTL設計初級 実機演習講座 | ー | ー | ー |
| 言語 | SystemCセミナー(TLM入門コース) | ー | ー | ー |
| 言語 | SystemCセミナー(TLM実践コース) | ー | ー | ー |
| 言語 | RTL設計 フレッシュマン研修コース | ー | ー | ー |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 論理合成 | ー | ー | ー |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | ハードウエア基礎 | ー | ー | |
| 共通技術 | Linux初級講座 | ー | ー | ー |
：対面 ：オンライン