概要
hdLabトレーニング講座の日程です。
講座名をクリックすると詳細ページが開きます。
御見積が必要な方は、左メニューの「見積り依頼」をクリックし、フォームよりお申込みください。
受講のお申込み（購入）は、日程表内の「受付中」をクリックし、フォームよりお申込みください。
また、お申込み（購入）の前に必ず左メニューの「受講規約」をご覧ください。
受講料
- 1日コース ： ￥53,900 (税抜き ￥49,000)
- 2日コース ：￥107,800 (税抜き ￥98,000)
- 3日コース ：￥161,700 (税抜き￥147,000)
開催形態
新横浜会場での対面での開催です。
オンラインでの開催です。
開催日程
申込締切は原則開催日の７営業日前の午後5時です。
| カテゴリ | コース名 | 開催日 | 開催形態 | 状況 |
|---|---|---|---|---|
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 検証スクリプト講座 ※オンライン※ | 2025/6/12(木) 10:00～18:00 | | 受付終了 |
| 言語 | Verilog HDL ユーザーのための SystemVerilog による回路記述 ※オンライン※ | 2025/6/13(金) 10:00～18:00 | | 受付終了 |
| 言語 | 実践UVMを使った検証環境構築 | 2025/6/17(火)～6/18(水) 10:00～18:00 | | 受付終了 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 機能検証 ※オンライン※ | 2025/6/24(火)～6/25(水) 10:00～18:00 | | 開催中止 |
| 言語 | RTL設計初級(Verilog) | 2025/6/25(水)～6/27(金) 10:00～18:00 | | 開催中止 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計上級 機能検証 | 2025/7/3(木)～7/4(金) 10:00～18:00 | | 受付中 |
| 言語 | RTL設計初級(VHDL) | 2025/7/9(水)～7/11(金) 10:00～18:00 | | 開催中止 |
| 言語 | SystemVerilogｾﾐﾅｰ(入門コース) ※オンライン※ | 2025/7/15(火)～7/16(水) 10:00～18:00 | | 受付中 |
| 言語 | RTL設計初級(Verilog) | 2025/8/6(水)～8/8(金) 10:00～18:00 満席間近 | | 受付中 |
| 言語 | SystemVerilogｾﾐﾅｰ(アサーションコース) | 2025/8/19(火)～8/20(水) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 論理合成 | 2025/8/21(木)～8/22(金) 10:00～18:00 | | 受付中 |
| 言語 | RTL設計初級(Verilog) | 2025/8/25(月)～8/27(水) 10:00～18:00 | | 受付中 |
| 言語 | 論理回路基礎 | 2025/8/28(木)～8/29(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 検証スクリプト講座 ※オンライン※ | 2025/9/17(水) 10:00～18:00 | | 受付中 |
| 言語 | 実践UVMを使った検証環境構築 | 2025/9/2(火)～9/3(水) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(VHDL版) ※オンライン※ | 2025/9/2(火)～9/3(水) 10:00～18:00 | | 受付中 |
| 言語 | RTL設計初級(Verilog) | 2025/9/24(水)～9/26(金) 10:00～18:00 | | 満 席 |
| 言語 | Verilog HDL ユーザーのための SystemVerilog による回路記述 ※オンライン※ | 2025/9/26(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(Verilog HDL版) ※オンライン※ | 2025/10/9(木)～10/10(金) 10:00～18:00 | | 受付中 |