Designing with Versal AI Edge Series Gen 2:
AIE-ML v2 Architecture and Design Flow 2025.1

Webex Meeting参加方法簡易資料

■トレーニングイベント概要
本イベントでは、AMDのVersal™ AI Edge Series Gen 2デバイスに搭載された**AI Engine ML v2 (AIE-ML v2)**の
アーキテクチャと設計フローについて説明します。
AIエンジンの進化点、プログラミングモデル、Vitisツールを使った開発・解析方法を体系的に説明します。
次の点に重点を置きます。

  • 新しいAIE-ML v2アーキテクチャの概要と前世代（AIE, AIE-ML）との比較
  • システム設計計画とアプリケーション分割手法（異なる演算ドメインの活用）
  • VitisツールフローによるAI Engine設計・実装・性能解析
  • ネイティブおよびサポートされるデータ型 （SIMD命令、浮動小数点／ブロック浮動小数点対応）
  • **メモリタイル（共有バッファ）**の使用とプログラミングモデル
  • AI Engine DSPライブラリによるマルチタイル行列演算の実装
  • Vitis Analyzerを用いたスループット・性能解析と最適化方法

    • 　

 

■トレーニングイベント開催概要
  • タイトル：Designing with Versal AI Edge Series Gen 2: AIE-ML v2 Architecture and Design Flow 2025.1
  • 日時：2025年12月19日（金）10:00 ～17:00
  • 費用：無償
  • 内容：講義＆デモ
  • 講師：平郡　政幸氏（エッチディーラボ契約講師：エムシップ・デザインズ合同会社）
  • 開催方式：オンライン（WebEx Meeting）
  • ご登録(お申込み)ページ： 受付終了

■トレーニングイベント詳細（タイムテーブル）
タイトル時間
1ご案内10:00-10:10
2AMD Versal アダプティブ SoC: アーキテクチャの概要10:10-10:50
3AIE-ML v2 アーキテクチャの概要10:50-11:50
昼休み11:50-13:20
4AMD Versal AI エッジ シリーズ Gen 2: AIE-ML v2 ツール フロー13:20-14:50
休憩14:50-15:20
5＜デモ＞ AIE-ML v2 ツール フロー15:20-17:00

※ 上記以外に1時間に10分程度休憩を取ります。
※ タイムテーブルは検討中のものです。内容は予告なく変更する場合がございますので、ご了承ください。

※ 開始前に接続テストの時間を設ける予定です。（09:00～10:00の間）
■お問合せ先

training-qa@hdlab.co.jp　宛にお願いします。