概要
hdLabトレーニング講座の日程です。
講座名をクリックすると詳細ページが開きます。
御見積が必要な方は、左メニューの「見積り依頼」をクリックし、フォームよりお申込みください。
受講のお申込み（購入）は、日程表内の「受付中」をクリックし、フォームよりお申込みください。
また、お申込み（購入）の前に必ず左メニューの「受講規約」をご覧ください。
受講料
- 1日コース ： ￥53,900 (税抜き ￥49,000)
- 2日コース ：￥107,800 (税抜き ￥98,000)
- 3日コース ：￥161,700 (税抜き￥147,000)
開催形態
新横浜会場での対面での開催です。
オンラインでの開催です。
開催日程
申込締切は原則開催日の７営業日前の午後5時です。
※実践UVMを使った検証環境構築の日程が変更となりました。ご注意下さい。
| カテゴリ | コース名 | 開催日 | 開催形態 | 状況 |
|---|---|---|---|---|
| 言語 | RTL設計初級(VHDL) | 11/06(水)～11/08(金) 10:00～18:00 | | 開催中止 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | MPU基礎 ※オンライン※ | 11/13(水) 10:00～18:00 | | 受付終了 |
| 言語 | RTL設計初級(Verilog) | 11/13(水)～11/15(金) 10:00～18:00 | | 受付終了 |
| 言語 | SystemCセミナー(入門コース) | 11/19(火)～11/20(水) 10:00～18:00 | | 満席 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 論理合成 | 11/21(木)～11/22(金) 10:00～18:00 | | 受付終了 |
| 言語 | SystemVerilogｾﾐﾅｰ(アサーションコース) ※オンライン※ | 11/26(火)～11/27(水) 10:00～18:00 | | 受付終了 |
| 言語 | RTL設計初級(Verilog) | 12/16(月)～12/18(水) 10:00～18:00 | | 満席 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 検証スクリプト講座 ※オンライン※ | 12/17(火) 10:00～18:00 | | 受付中 |
| 言語 | Verilog HDL ユーザーのための SystemVerilog による回路記述 ※オンライン※ | 12/18(水) 10:00～18:00 | | 受付中 |
| 言語 | 実践UVMを使った検証環境構築 | 12/19(木)～12/20(金) 10:00～18:00 | | 満席 |
| 言語 | SystemVerilogｾﾐﾅｰ(入門コース) | 2025/01/09(木)～01/10(金) 10:00～18:00 | | 受付中 |
| 言語 | RTL設計初級 実機演習講座 | 2025/01/15(水)～01/17(金) 10:00～18:00 | | 受付中 |