hdLabトレーニング カテゴリ一覧

大カテゴリ	中カテゴリ	コース名	レベル	開発技術ｶﾃｺﾞﾘ	開催形態
ﾃﾞｻﾞｲﾝﾌﾛｰ	RTL検証	検証スクリプト講座	初級	ASIC/FPGA開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	RTL検証	RTL設計中級 機能検証	中級	ASIC/FPGA開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	RTL検証	RTL設計上級 機能検証	上級	ASIC/FPGA開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	ﾃﾞｻﾞｲﾝｽﾀｲﾙ	設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(Verilog HDL版)	中級	ASIC/FPGA開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	ﾃﾞｻﾞｲﾝｽﾀｲﾙ	設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(VHDL版)	中級	ASIC/FPGA開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	組込み開発	MPU基礎	中級	組込み開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	組込み開発	ハードウエア基礎	中級	組込み開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	組込み開発	組込みC言語入門	中級	組込み開発
ﾃﾞｻﾞｲﾝﾌﾛｰ	論理合成	RTL設計中級 論理合成	中級	ASIC/FPGA開発
共通技術	Linux	Linux初級講座	初級	ASIC/FPGA開発
言語	SystemC	SystemCセミナー(入門コース)	中級	システム開発
言語	SystemC	SystemCセミナー(TLM入門コース)	中級	システム開発
言語	SystemC	SystemCセミナー(TLM実践コース)	上級	システム開発
言語	SystemVerilog	Verilog HDL ユーザーのための SystemVerilog による回路記述	中級	システム開発
言語	SystemVerilog	SystemVerilogｾﾐﾅｰ(入門コース)	中級	ASIC/FPGA開発
言語	SystemVerilog	SystemVerilogｾﾐﾅｰ(アサーションコース)	中級	ASIC/FPGA開発
言語	Verilog HDL	RTL設計初級(Verilog)	初級	ASIC/FPGA開発
言語	Verilog HDL	RTL設計初級 実機演習講座	初級	ASIC/FPGA開発
言語	VHDL	RTL設計初級(VHDL)	初級	ASIC/FPGA開発
言語	論理回路	論理回路基礎	初級	ASIC/FPGA開発
言語	論理回路+ Verilog HDL	RTL設計 フレッシュマン研修コース	初級	ASIC/FPGA開発

：対面　：オンライン