概要
hdLabトレーニング講座をカテゴリごとに示しています。
講座名をクリックすると詳細ページが開きます。
また、開催形態の欄に複数記載されている講座は、開催毎にいずれか１つの形態で開催しております。
受講料
- 1日コース ： ￥53,900 (税抜き ￥49,000)
- 2日コース ：￥107,800 (税抜き ￥98,000)
- 3日コース ：￥161,700 (税抜き￥147,000)
開催形態
新横浜会場での対面での開催です。
オンラインでの開催です。
日程により、新横浜会場での対面または、オンラインいずれか１つの形態で開催します。
カテゴリ一覧
| 大カテゴリ | 中カテゴリ | コース名 | レベル | 開発技術ｶﾃｺﾞﾘ | 開催形態 |
|---|---|---|---|---|---|
| 言語 | 論理回路 | 論理回路基礎 (2日コース) | 初級 | ASIC/FPGA開発 | |
| 言語 | Verilog HDL | RTL設計初級(Verilog) (3日コース) | 初級 | ASIC/FPGA開発 | |
| 言語 | Verilog HDL | RTL設計初級 実機演習講座 (3日コース) | 初級 | ASIC/FPGA開発 | |
| 言語 | VHDL | RTL設計初級(VHDL) (3日コース) | 初級 | ASIC/FPGA開発 | |
| 言語 | SystemC | SystemCセミナー(入門コース) (2日コース) | 中級 | システム開発 | |
| 言語 | SystemC | SystemCセミナー(TLM入門コース) (1日コース) | 中級 | システム開発 | |
| 言語 | SystemC | SystemCセミナー(TLM実践コース) (1日コース) | 上級 | システム開発 | |
| 言語 | SystemVerilog | SystemVerilogｾﾐﾅｰ(入門コース) (2日コース) | 中級 | ASIC/FPGA開発 | |
| 言語 | SystemVerilog | SystemVerilogｾﾐﾅｰ(アサーションコース) (2日コース) | 中級 | ASIC/FPGA開発 | |
| 言語 | SystemVerilog | Verilog HDL ユーザーのための SystemVerilog による回路記述 (1日コース) | 中級 | ASIC/FPGA開発 | |
| 言語 | 論理回路+ Verilog HDL | RTL設計 フレッシュマン研修コース (2日コース+3日コース) | 初級 | ASIC/FPGA開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | ﾃﾞｻﾞｲﾝｽﾀｲﾙ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(Verilog HDL版) (2日コース) | 中級 | ASIC/FPGA開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | ﾃﾞｻﾞｲﾝｽﾀｲﾙ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(VHDL版) (2日コース) | 中級 | ASIC/FPGA開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | 論理合成 | RTL設計中級 論理合成 (2日コース) | 中級 | ASIC/FPGA開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | 組込み開発 | MPU基礎 (1日コース) | 中級 | 組込み開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | 組込み開発 | ハードウエア基礎 (2日コース) | 中級 | 組込み開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | 組込み開発 | 組込みC言語入門 (2日コース) | 中級 | 組込み開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | RTL検証 | 検証スクリプト講座 (1日コース) | 初級 | ASIC/FPGA開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | RTL検証 | RTL設計中級 機能検証 (2日コース) | 中級 | ASIC/FPGA開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | RTL検証 | RTL設計上級 機能検証 (2日コース) | 上級 | ASIC/FPGA開発 | |
| ﾃﾞｻﾞｲﾝﾌﾛｰ | RTL検証 | New! 実践UVMを使った検証環境構築 (2日コース) | 上級 | ASIC/FPGA開発 | |
| 共通技術 | Linux | Linux初級講座 (1日コース 特別価格￥27,500) | 初級 | ASIC/FPGA開発 | |