Versal ACAP: アーキテクチャとメソドロジー1
このコースは、Versal™ACAPアーキテクチャと設計メソドロジーについて学びます。
このコースの重点項目は次のとおりです。
Versal ACAPのアーキテクチャ
Versalアーキテクチャで利用可能なさまざまなエンジンとそれらに含まれるリソース
Versalアーキテクチャで利用可能な強化ブロックの利用
ザイリンクスが提供する設計ツールとメソドロジーを使用して複雑なシステムを構成
ネットワークオンチップ(NoC)とAIエンジンの概念とそのアーキテクチャ
システムレベルのシミュレーションとデバッグ
【ご注意下さい】
このコースの説明は日本語で行いますが、テキストは英語となります。
このコースはPart1およびPart2に分割してご提供します。内容は詳細ページを確認してください。
全体を学びたい方はPart1+Part2を受講して下さい。
時間の無い方はPart1のみ受講し、余裕が出来たらPart2を受講して下さい。
Part2からの受講はお勧めしません。
コース名 | Versal ACAP: アーキテクチャとメソドロジー1 |
---|---|
ソフトウェアツール | Vitis 2020.2 |
トレーニング期間 | 2日間 |
受講料 | 1名様 12TC or 132,000円(税込) |
受講対象者 | ハードウエアエンジニア、ソフトウエアエンジニア、システムアーキテクトおよびVesal ACAPデバイスのアーキテクチャを学びたい方 |
受講要件 | ・C/C++言語に精通 ・VitisHLS IDEの開発フローの理解 ・Vivado Design Suiteのようるハードウエア開発フロー ・UltraScale/UltraScale+ FPGAやZynq Ultrascal+MPSoCの基礎知識を有する |
コース内容 | Part1 アーキテクチャの概要 {講義} デザイン ツールフロー {講義、演習} 適応型エンジン (PL) {講義} プロセッシング システム {講義} PMC およびブートとコンフィギュレーション {講義、演習} SelectIO リソース {講義} クロッキングアーキテクチャ {講義、演習} システム割り込み {講義} タイマー、カウンター、および RTC {講義} ソフトウェアビルドフロー {講義、演習} ソフトウェアスタック {講義} DSP エンジン {講義} AI エンジン {講義} NoC 概要と概念 {講義、演習} デバイスメモリ {講義} プログラミングインターフェイス {講義} アプリケーションのパーティション {講義} 参考)Part2 PCI Express と CCIX {講義} シリアルトランシーバー {講義} 消費電力および温度ソリューション {講義} デバッグ {講義、演習} セキュリティ機能 {講義} システムシミュレーション {講義、演習} システム設計手法 {講義} |
関連する資料 |