PetaLinuxツールを使用したエンベデッド デザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)締め切り日(内部用)開催可否(内部用)
embe.pngZynq SoC システムアーキテクチャ1/13(木)~1/14(金)
申込締切日：12/28
10:00~18:00		オンライン1136エンベデッドコース2022年1月2021122817001
Vivado.pngXilinxボードワークショップ1/17(月)
申込締切日：1/5
14:00~18:00		新横浜(hdLab)1137FPGAデバイス&ツールコース2022年1月2022010517001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門1/18(火)
申込締切日：1/6
10:00~17:30		新横浜(hdLab)満席FPGAデバイス&ツールコース2022年1月2022010617001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級1/18(火)~1/19(水)
申込締切日：1/6
10:00~18:00		オンライン1139FPGAデバイス&ツールコース2022年1月2022010617001
embe.pngARTYを使用したMicroBlaze開発入門1/19(水)
申込締切日：1/7
10:00~17:30		新横浜(hdLab)1140エンベデッドコース2022年1月2022010717001
Vivado.pngVivado Design Suite でのUltraFast設計手法1/20(木)
申込締切日：1/11
10:00~17:30		オンライン1141FPGAデバイス&ツールコース2022年1月2022011117001
Vivado.pngVivado Design Suite でのインプリメント手法1/21(金)
申込締切日：1/12
10:00~17:30		オンライン1142FPGAデバイス&ツールコース2022年1月2022011217001
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー1/25(火)~1/26(水)
申込締切日：1/14
10:00~18:00		新横浜(hdLab)1143FPGAデバイス&ツールコース2022年1月2022011417000
Vivado.pngVivado Design Suite でのFPGA設計導入1/25(火)~1/26(水)
申込締切日：1/14
10:00~17:30		オンライン1144FPGAデバイス&ツールコース2022年1月2022011417000
no_image.pngZynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ1/27(木)~1/28(金)
申込締切日：1/18
10:00~18:00		オンライン1145アドバンスドコース2022年1月2022011817001
Vivado.pngSpartan®-6 FPGAのマイグレーション2/1(火)
申込締切日：1/26
13:00~17:00
本開催のみ無償イベントとして実施		オンライン-1FPGAデバイス&ツールコース2022年2月202201261700
no_image.pngVersal ACAP: アーキテクチャとメソドロジー１2/1(火)~2/2(水)
申込締切日：1/21
10:00~18:00		オンライン1146アドバンスドコース2022年2月2022012117001
no_image.pngVersal ACAP: アーキテクチャとメソドロジー２2/3(木)
申込締切日：1/25
10:00~18:00		オンライン1147アドバンスドコース2022年2月2022012517001
Vivado.pngVivado Design Suite ツールフロー2/3(木)
申込締切日：1/25
10:00~17:30		オンライン1148FPGAデバイス&ツールコース2022年2月2022012517001
no_image.pngVersal ACAP: ネットワーク オン チップ2/4(金)
申込締切日：1/26
10:00~18:00		オンライン1149アドバンスドコース2022年2月2022012617001
Vivado.pngVivado Design Suite を使用したIPの管理2/4(金)
申込締切日：1/26
10:00~17:30		オンライン1150FPGAデバイス&ツールコース2022年2月2022012617001
Vivado.pngVivado Design Suite でのタイミング制約と解析2/8(火)
申込締切日：1/28
10:00~17:30		オンライン1151FPGAデバイス&ツールコース2022年2月2022012817001
DSP.pngVitis HLSを使った高位合成2/8(火)~2/9(水)
申込締切日：1/28
10:00~18:00		オンライン1152DSPコース2022年2月2022012817001
Vivado.pngVivado Design Suite でのタイミング クロージャ2/9(水)
申込締切日：1/31
10:00~17:30		オンライン1153FPGAデバイス&ツールコース2022年2月2022013117001
no_image.pngZynq UltraScale+ MPSoC ハードウェアデザイン2/10(木)
申込締切日：2/1
10:00~18:00		オンライン1154アドバンスドコース2022年2月2022020117001
embe.pngSDKユーザのためのVITIS2/10(木)
申込締切日：2/1
10:00~18:00		オンライン1155エンベデッドコース2022年2月2022020117001
embe.pngZynq SoC エンベデッドシステム開発2/15(火)~2/16(水)
申込締切日：2/3
10:00~18:00		オンライン1156エンベデッドコース2022年2月2022020317001
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック2/15(火)~2/16(水)
申込締切日：2/3
10:00~17:30		新横浜(hdLab)1157FPGAデバイス&ツールコース2022年2月2022020317001
no_image.pngSystem Generator を使用したDSPデザイン2/17(木)~2/18(金)
申込締切日：2/7
10:00~18:00		新横浜(hdLab)1158アドバンスドコース2022年2月2022020717001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級2/17(木)~2/18(金)
申込締切日：2/7
10:00~18:00		オンライン1159FPGAデバイス&ツールコース2022年2月2022020717001
Vivado.pngXilinxボードワークショップ2/21(月)
申込締切日：2/9
14:00~18:00		新横浜(hdLab)1160FPGAデバイス&ツールコース2022年2月2022020917001
no_image.pngVITISアクセラレーション開発2/21(月)~2/22(火)
申込締切日：2/9
10:00~18:00		オンライン1161アドバンスドコース2022年2月2022020917001
embe.pngVITISでのエンベデッドシステムソフトウェア開発2/24(木)~2/25(金)
申込締切日：2/14
10:00~18:00		新横浜(hdLab)1162エンベデッドコース2022年2月2022021417001
Vivado.pngVivado Design Suite でのFPGA設計導入2/24(木)~2/25(金)
申込締切日：2/14
10:00~17:30		オンライン1163FPGAデバイス&ツールコース2022年2月2022021417001
no_image.pngVersal AI Engine 1: アーキテクチャとデザインフロー3/1(火)~3/2(水)
申込締切日：2/17
10:00~18:00		オンライン1164アドバンスドコース2022年3月2022021717001
no_image.pngVersal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング3/3(木)~3/4(金)
申込締切日：2/21
10:00~18:00		オンライン1165アドバンスドコース2022年3月2022022117001
no_image.pngVitisAIプラットフォーム3/8(火)~3/9(水)
申込締切日：2/25
10:00~17:00		オンライン1166アドバンスドコース2022年3月2022022517001
embe.pngZynq SoC エンベデッドシステムソフトウェア開発3/10(木)~3/11(金)
申込締切日：3/1
10:00~18:00		オンライン1167エンベデッドコース2022年3月2022030117001
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション3/15(火)
申込締切日：3/4
10:00~17:30		新横浜(hdLab)1168FPGAデバイス&ツールコース2022年3月2022030417001
no_image.pngZynq UltraScale+ MPSoC ソフトウェアデザイン3/15(火)~3/16(水)
申込締切日：3/4
10:00~18:00		オンライン1169アドバンスドコース2022年3月2022030417001
Vivado.pngVivado Design Suite でのUltraFast設計手法3/17(木)
申込締切日：3/8
10:00~17:30		オンライン1170FPGAデバイス&ツールコース2022年3月2022030817001
embe.pngPetaLinuxツールを使用したエンベデッドデザイン3/17(木)~3/18(金)
申込締切日：3/8
10:00~18:00		オンライン1171エンベデッドコース2022年3月2022030817001
Vivado.pngVivado Design Suite でのインプリメント手法3/18(金)
申込締切日：3/9
10:00~17:30		オンライン1172FPGAデバイス&ツールコース2022年3月2022030917001
embe.pngSDKユーザのためのVITIS3/23(水)
申込締切日：3/11
10:00~18:00		オンライン1173エンベデッドコース2022年3月2022031117001
Vivado.pngVivado Design Suite でのタイミング制約と解析3/24(木)
申込締切日：3/14
10:00~17:30		オンライン1174FPGAデバイス&ツールコース2022年3月2022031417001
Vivado.pngVivado Design Suite でのタイミング クロージャ3/25(金)
申込締切日：3/15
10:00~17:30		オンライン1175FPGAデバイス&ツールコース2022年3月2022031517001
Vivado.pngVivado Design Suite でのFPGA設計導入3/29(火)~3/30(水)
申込締切日：3/17
10:00~17:30		オンライン1177FPGAデバイス&ツールコース2022年3月2022031717001

PetaLinuxツールを使用してZynq Soc／UltraScale +MPSoCプロセッサー開発ボードをターゲットとする組み込みLinuxシステムの作成経験を提供します。

[このコースで学べること]

コース名PetaLinuxツールを使用したエンベデット デザイン
ソフトウェアツールVivado Design Suite 2018.3
PetaLinux ツール 2018.3
ハードウェアZynq UltraScale+ MPSoC ZCU104 ボード または Zynq-7000 SoC ZC702 ボード
トレーニング期間2日間
受講料1名様　8TC or 107,800円(税込)
受講対象者・ザイリンクスZynq UltraScale + MPSoCのARMプロセッサデザインでPetaLinuxカーネルをカスタマイズすることに関心のある組み込みソフトウェア開発者
受講要件・FPGAデザインの基礎（「FPGA設計導入コース」相当の知識 ）
・組込みソフトウェア開発の基礎（「エンベデッドシステムソフトウェア開発コース」相当の知識）
コース内容1. コーススケジュール
2. 組み込み Linuxの概要
3. PetaLinux ツールの概要
4. アプリケーションの開発とデバッグ
5. ネットワークと TCP/IP
6. デバイス ドライバ、ユーザー空間 I/O およびロード可能なカーネルモジュール
7. Vivado Design Suite と PetaLinux ツールによる ボードの起動
8. カスタムハードウェアの開発およびインターフェイス
9. カスタムドライバの開発
※ 内容は予告なく変更することがあります。
関連するビデオ※Xilinx社のサイトへ移動します。
ザイリンクス組み込み Linux ビルド フロー: PetaLinux ツール (日本語吹替