Migrating to the Vitis Unified IDE

カテゴリCourseへのリンク日程会場、受講料状況category開催月締切時間Flag
embe.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション随時オンデマンド
TC:12TC
現金:¥132,000
1MPSoC/SoMオンデマンド2035103117001
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ随時オンデマンド
TC:12TC
現金:¥132,000
2MPSoC/SoMオンデマンド2035103117001
Vivado.pngPCI Express デザイン随時オンデマンド
TC:12TC
現金:¥132,000
3FPGAとVivadoツールオンデマンド2035103117001
AdovancedMin2.pngVersal adaptive SoC: Quick Start随時オンデマンド
TC:6TC
現金:¥66,000
4Versal Adaptive SoCオンデマンド2035103117001
lang.pngVerification with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
lang.pngDesigning with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
eembe.pngVitis HLSを使った高位合成随時オンデマンド
TC:12TC
現金:¥132,000
7SoCとVitisツールオンデマンド2035103117001
embe.pngKria KV260 Vision AI 随時オンデマンド
TC:12TC
現金:¥132,000
8MPSoC/SoMオンデマンド2035103117001
Vivado.pngVivado Design Suite でのFPGA設計導入随時オンデマンド
TC:8TC
現金:¥107,800
9FPGAとVivadoツールオンデマンド2035103117001
Vivado.pngVivado Design Suite でのUltraFast設計手法7月1日(火)
申込締切日:6/20
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2052FPGAとVivadoツール2025年7月2025062017001
Vivado.pngVivado Design Suite でのインプリメント手法7月3日(木)
申込締切日:6/24
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2054FPGAとVivadoツール2025年7月2025062417001
eembe.pngVitis HLSを使った高位合成7月8日(火)-9日(水)
申込締切日:6/27
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2056SoCとVitisツール2025年7月2025062717001
eembe.pngZynq SoC システムアーキテクチャ7月10日(木)-11日(金)
申込締切日:7/1
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2057SoCとVitisツール2025年7月2025070117001
embe.pngZynq UltraScale+ MPSoC Boot and Platform Management7月15日(火)-16日(水)
申込締切日:7/4
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
開催中止MPSoC/SoM2025年7月2025070417000
embe.pngOS and Hypervisors in Adaptive SoCs7月17日(木)-18日(金)
申込締切日:7/8
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
開催中止MPSoC/SoM2025年7月2025070817000
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7月17日(木)-18日(金)
申込締切日:7/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2060HDL言語と検証2025年7月2025070817001
lang.pngFPGA向けRTL設計スタイルガイドセミナー7月22日(火)-23日(水)
申込締切日:7/10
10:00~18:00
新横浜(hdLab)
TC:8TC
現金:¥107,800
2061HDL言語と検証2025年7月2025071017001
eembe.pngEmbedded Linux Development Using Yocto7月18日(金)
申込締切日:7/9
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
開催中止SoCとVitisツール2025年7月2025070917000
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ7月23日(水)-24日(木)
申込締切日:7/11
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2062MPSoC/SoM2025年7月2025071117001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門7月24日(木)
申込締切日:7/14
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2063FPGAとVivadoツール2025年7月2025071417001
eembe.pngMigrating to the Vitis Unified IDE7月25日(金)
申込締切日:7/15
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2064SoCとVitisツール2025年7月2025071517001
embe.pngKria KV260 入門8月1日(金)
申込締切日:7/23
13:00~18:00
新横浜(hdLab)
TC:8TC
現金:TCのみ
2067MPSoC/SoM2025年8月2025072317001
eembe.pngソフト&ハード設計実装セミナー8月5日(火)
申込締切日:7/25
10:00~17:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2068SoCとVitisツール2025年8月2025072517001
Vivado.pngVivado Design Suite でのFPGA設計導入8月5日(火)-6日(水)
申込締切日:7/25
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
2069FPGAとVivadoツール2025年8月2025072517001
embe.pngZynq UltraScale+ MPSoCハードウェアデザイン8月5日(火)-6日(水)
申込締切日:7/25
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2070MPSoC/SoM2025年8月2025072517001
embe.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション8月7日(木)-8日(金)
申込締切日:7/29
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2071MPSoC/SoM2025年8月2025072917001
Vivado.pngVivado Design Suite でのタイミング制約と解析8月7日(木)
申込締切日:7/29
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2072FPGAとVivadoツール2025年8月2025072917001
Vivado.pngVivado Design Suite でのタイミング クロージャ8月8日(金)
申込締切日:7/30
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2073FPGAとVivadoツール2025年8月2025073017001
Vivado.pngIP インテグレーターツールによる設計8月19日(火)
申込締切日:8/7
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2074FPGAとVivadoツール2025年8月2025080717001
lang.pngDesigning with SystemVerilog8月21日(木)-22日(金)
申込締切日:8/12
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2075HDL言語と検証2025年8月2025081217001
Vivado.pngPCI Express デザイン8月21日(木)-22日(金)
申込締切日:8/12
10:00~17:30
オンライン
TC:12TC
現金:¥132,000
2076FPGAとVivadoツール2025年8月2025081217001
eembe.pngZynq SoC エンベデッドシステム開発8月26日(火)-27日(水)
申込締切日:8/15
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2077SoCとVitisツール2025年8月2025081517001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級8月28日(木)-29日(金)
申込締切日:8/19
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2078HDL言語と検証2025年8月2025081917001
embe.pngKria KV260 Vision AI 8月28日(木)-29日(金)
申込締切日:8/19
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2079MPSoC/SoM2025年8月2025081917001
AdovancedMin2.pngEmbedded Heterogeneous Design9月2日(火)-3日(水)
申込締切日:8/22
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2081Versal Adaptive SoC2025年9月2025082217001
AdovancedMin2.pngVersal adaptive SoC: Quick Start9月4日(木)
申込締切日:8/26
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2083Versal Adaptive SoC2025年9月2025082617001
AdovancedMin2.pngVersal AI Engine: Quick Start9月5日(金)
申込締切日:8/27
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2084Versal Adaptive SoC2025年9月2025082717001
eembe.pngMigrating to the Vitis Unified IDE9月9日(火)
申込締切日:8/29
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2085SoCとVitisツール2025年9月2025082917001
eembe.pngEmbedded Systems Software Design Basic9月10日(水)-11日(木)
申込締切日:9/1
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2086SoCとVitisツール2025年9月2025090117001
eembe.pngEmbedded Systems Software Design OS9月12日(金)
申込締切日:9/3
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2087SoCとVitisツール2025年9月2025090317001
AdovancedMin2.pngVersal adaptive SoC:アーキテクチャ9月9日(火)-10日(水)
申込締切日:8/29
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2088Versal Adaptive SoC2025年9月2025082917001
AdovancedMin2.pngVersal adaptive SoC:デザインメソドロジー9月11日(木)-12日(金)
申込締切日:9/2
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2089Versal Adaptive SoC2025年9月2025090217001
AdovancedMin2.pngVersal Adaptive SoC:ネットワーク オン チップ9月17日(水)
申込締切日:9/5
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2090Versal Adaptive SoC2025年9月2025090517001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編9月17日(水)
申込締切日:9/5
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2091FPGAとVivadoツール2025年9月2025090517001
lang.pngVerification with SystemVerilog9月18日(木)-19日(金)
申込締切日:9/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2092HDL言語と検証2025年9月2025090817001
Vivado.pngVivado Design Suite でのFPGA設計導入9月18日(木)-19日(金)
申込締切日:9/8
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
2093FPGAとVivadoツール2025年9月2025090817001
lang.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級9月18日(木)-19日(金)
申込締切日:9/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2094HDL言語と検証2025年9月2025090817001
eembe.pngVitisAIプラットフォーム9月24日(水)-25日(木)
申込締切日:9/10
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2095SoCとVitisツール2025年9月2025091017001
Vivado.pngデザイン クロージャ テクニック デザイン&パワー9月24日(水)
申込締切日:9/10
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2096FPGAとVivadoツール2025年9月2025091017001
Vivado.pngタイミングクロージャテクニックPart19月25日(木)
申込締切日:9/11
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2097FPGAとVivadoツール2025年9月2025091117001
Vivado.pngタイミングクロージャテクニックPart29月26日(金)
申込締切日:9/12
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2098FPGAとVivadoツール2025年9月2025091217001
AdovancedMin2.pngVersal Adaptive SoC Workshop【講義と演習】9月30日(火)
申込締切日:9/17
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2099Versal Adaptive SoC2025年9月2025091717001
AdovancedMin2.pngVersal Adaptive SoC Workshop【演習のみ】9月30日(火)
申込締切日:9/17
13:30~18:00
新横浜(hdLab)
TC:4TC
現金:¥44,000
2100Versal Adaptive SoC2025年9月2025091717001

Vitis IDEはバージョン2023.2よりEclipse Theia ベース GUI のAMD Vitis Unified IDE となりました。
また2023.2では最初の公開になります。
本講座は、AMD Vitis Unified IDEの基本機能だけでなく、2023.1以前の
Vitisから2023.2以降のバージョンへ移行についても説明します。

このコースでは次の点に重点を置きます。
・組み込みソフトウェア開発フローの基本を復習する
・Vitis Unified IDE の用語と機能の確認
・ベアメタルおよび LinuxR アプリケーションの開発
・Vitis Unified IDE を使用したアプリケーションのデバッグ
・Vitis Python コマンド ライン インターフェイスの使用
・クラシック Vitis IDE から Vitis Unified IDE への移行

【ご注意下さい】
 このコースの説明は日本語で行いますが、テキストは英語となります。
 

コース名Migrating to the Vitis Unified IDE
ソフトウェアツールVitis 2023.2
トレーニング期間1日間
受講料1名様 6TC or 66,000円(税込)
受講対象者システムの設計と実装に関心のあるソフトウェア設計エンジニア
既存のクラシック Vitis IDE ユーザー、またはソフトウェア開発に興味のある新しい組み込み開発者
受講要件・一般的なデバッグ手法を含む、C または C++ プログラミングの経験
・AMD エコシステムに関連する組み込み処理システムの概念的な理解
  (特に、スクリプト、ユーザー アプリケーション、ブート ローダーの操作の作成と変更)
コース内容組込みソフトウェア開発の概要
 組み込みソフトウェア アプリケーションを構築するプロセスの概要。 {講義}
AMD Vitis 統合 IDE の駆動
 Vitis 統合 IDE の用語と機能を紹介し、Vitis 統合 IDE を駆動して C/C++
 アプリケーションを生成するために必要な基本的な動作について説明します。
 {講義、演習}
ベアメタル アプリケーション開発
 AMD が提供する、低レベル ソフトウェアの作成を支援するさまざまなソフト
 ウェア コンポーネント、つまりレイヤーをカバーします。
 基本的なベアメタル アプリケーション開発フローについても説明します。
 {講義、演習}
Linux ソフトウェア アプリケーション開発
 アプリケーションに関係する、基盤となる Linux システムの重要な部分を
 説明します。 {講義、演習}
AMD Vitis Unified IDE を使用したデバッグ
 Vitis 統合 IDE システム デバッガーを実際に実行する基本を説明し、
 デバッグ プロセスを示します。 {講義、演習}
Vitis コマンド ライン インターフェイスからの Python コマンドの使用
 Pythonベースのコマンド ライン インターフェイスと、Python API
 を使用して Vitis 統合 IDE と対話する方法を紹介します。 {講義}
AMD Vitis Unified IDE への移行
 既存のクラシック Vitis IDE プロジェクトを Vitis Unified IDE に移行する
 方法を確認します。 {講義、演習}

関連する資料
※Xilinx社のサイトへ移動します。
デザインハブ Vitis エンベデッド ソフトウェア開発