Vivado Design Suite でのタイミング クロージャ
| カテゴリ | 講座名 | 日程 | 場所 | 状況 | カテゴリー(内部用) | 日程(内部用) | 締め切り日(内部用) | 開催可否(内部用) |
|---|---|---|---|---|---|---|---|---|
| embe.png | Zynq SoC システムアーキテクチャ | 1/13(木)~1/14(金) 申込締切日：12/28 10:00~18:00 | オンライン | 1136 | エンベデッドコース | 2022年1月 | 202112281700 | 1 |
| Vivado.png | Xilinxボードワークショップ | 1/17(月) 申込締切日：1/5 14:00~18:00 | 新横浜(hdLab) | 1137 | FPGAデバイス&ツールコース | 2022年1月 | 202201051700 | 1 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 1/18(火) 申込締切日：1/6 10:00~17:30 | 新横浜(hdLab) | 満席 | FPGAデバイス&ツールコース | 2022年1月 | 202201061700 | 1 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 1/18(火)~1/19(水) 申込締切日：1/6 10:00~18:00 | オンライン | 1139 | FPGAデバイス&ツールコース | 2022年1月 | 202201061700 | 1 |
| embe.png | ARTYを使用したMicroBlaze開発入門 | 1/19(水) 申込締切日：1/7 10:00~17:30 | 新横浜(hdLab) | 1140 | エンベデッドコース | 2022年1月 | 202201071700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 1/20(木) 申込締切日：1/11 10:00~17:30 | オンライン | 1141 | FPGAデバイス&ツールコース | 2022年1月 | 202201111700 | 1 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 1/21(金) 申込締切日：1/12 10:00~17:30 | オンライン | 1142 | FPGAデバイス&ツールコース | 2022年1月 | 202201121700 | 1 |
| Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 1/25(火)~1/26(水) 申込締切日：1/14 10:00~18:00 | 新横浜(hdLab) | 1143 | FPGAデバイス&ツールコース | 2022年1月 | 202201141700 | 0 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 1/25(火)~1/26(水) 申込締切日：1/14 10:00~17:30 | オンライン | 1144 | FPGAデバイス&ツールコース | 2022年1月 | 202201141700 | 0 |
| no_image.png | Zynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ | 1/27(木)~1/28(金) 申込締切日：1/18 10:00~18:00 | オンライン | 1145 | アドバンスドコース | 2022年1月 | 202201181700 | 1 |
| Vivado.png | Spartan®-6 FPGAのマイグレーション | 2/1(火) 申込締切日：1/26 13:00~17:00 本開催のみ無償イベントとして実施 | オンライン | -1 | FPGAデバイス&ツールコース | 2022年2月 | 202201261700 | |
| no_image.png | Versal ACAP: アーキテクチャとメソドロジー１ | 2/1(火)~2/2(水) 申込締切日：1/21 10:00~18:00 | オンライン | 1146 | アドバンスドコース | 2022年2月 | 202201211700 | 1 |
| no_image.png | Versal ACAP: アーキテクチャとメソドロジー２ | 2/3(木) 申込締切日：1/25 10:00~18:00 | オンライン | 1147 | アドバンスドコース | 2022年2月 | 202201251700 | 1 |
| Vivado.png | Vivado Design Suite ツールフロー | 2/3(木) 申込締切日：1/25 10:00~17:30 | オンライン | 1148 | FPGAデバイス&ツールコース | 2022年2月 | 202201251700 | 1 |
| no_image.png | Versal ACAP: ネットワーク オン チップ | 2/4(金) 申込締切日：1/26 10:00~18:00 | オンライン | 1149 | アドバンスドコース | 2022年2月 | 202201261700 | 1 |
| Vivado.png | Vivado Design Suite を使用したIPの管理 | 2/4(金) 申込締切日：1/26 10:00~17:30 | オンライン | 1150 | FPGAデバイス&ツールコース | 2022年2月 | 202201261700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 2/8(火) 申込締切日：1/28 10:00~17:30 | オンライン | 1151 | FPGAデバイス&ツールコース | 2022年2月 | 202201281700 | 1 |
| DSP.png | Vitis HLSを使った高位合成 | 2/8(火)~2/9(水) 申込締切日：1/28 10:00~18:00 | オンライン | 1152 | DSPコース | 2022年2月 | 202201281700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 2/9(水) 申込締切日：1/31 10:00~17:30 | オンライン | 1153 | FPGAデバイス&ツールコース | 2022年2月 | 202201311700 | 1 |
| no_image.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 2/10(木) 申込締切日：2/1 10:00~18:00 | オンライン | 1154 | アドバンスドコース | 2022年2月 | 202202011700 | 1 |
| embe.png | SDKユーザのためのVITIS | 2/10(木) 申込締切日：2/1 10:00~18:00 | オンライン | 1155 | エンベデッドコース | 2022年2月 | 202202011700 | 1 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 2/15(火)~2/16(水) 申込締切日：2/3 10:00~18:00 | オンライン | 1156 | エンベデッドコース | 2022年2月 | 202202031700 | 1 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 2/15(火)~2/16(水) 申込締切日：2/3 10:00~17:30 | 新横浜(hdLab) | 1157 | FPGAデバイス&ツールコース | 2022年2月 | 202202031700 | 1 |
| no_image.png | System Generator を使用したDSPデザイン | 2/17(木)~2/18(金) 申込締切日：2/7 10:00~18:00 | 新横浜(hdLab) | 1158 | アドバンスドコース | 2022年2月 | 202202071700 | 1 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 2/17(木)~2/18(金) 申込締切日：2/7 10:00~18:00 | オンライン | 1159 | FPGAデバイス&ツールコース | 2022年2月 | 202202071700 | 1 |
| Vivado.png | Xilinxボードワークショップ | 2/21(月) 申込締切日：2/9 14:00~18:00 | 新横浜(hdLab) | 1160 | FPGAデバイス&ツールコース | 2022年2月 | 202202091700 | 1 |
| no_image.png | VITISアクセラレーション開発 | 2/21(月)~2/22(火) 申込締切日：2/9 10:00~18:00 | オンライン | 1161 | アドバンスドコース | 2022年2月 | 202202091700 | 1 |
| embe.png | VITISでのエンベデッドシステムソフトウェア開発 | 2/24(木)~2/25(金) 申込締切日：2/14 10:00~18:00 | 新横浜(hdLab) | 1162 | エンベデッドコース | 2022年2月 | 202202141700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 2/24(木)~2/25(金) 申込締切日：2/14 10:00~17:30 | オンライン | 1163 | FPGAデバイス&ツールコース | 2022年2月 | 202202141700 | 1 |
| no_image.png | Versal AI Engine 1: アーキテクチャとデザインフロー | 3/1(火)~3/2(水) 申込締切日：2/17 10:00~18:00 | オンライン | 1164 | アドバンスドコース | 2022年3月 | 202202171700 | 1 |
| no_image.png | Versal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング | 3/3(木)~3/4(金) 申込締切日：2/21 10:00~18:00 | オンライン | 1165 | アドバンスドコース | 2022年3月 | 202202211700 | 1 |
| no_image.png | VitisAIプラットフォーム | 3/8(火)~3/9(水) 申込締切日：2/25 10:00~17:00 | オンライン | 1166 | アドバンスドコース | 2022年3月 | 202202251700 | 1 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 3/10(木)~3/11(金) 申込締切日：3/1 10:00~18:00 | オンライン | 1167 | エンベデッドコース | 2022年3月 | 202203011700 | 1 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 3/15(火) 申込締切日：3/4 10:00~17:30 | 新横浜(hdLab) | 1168 | FPGAデバイス&ツールコース | 2022年3月 | 202203041700 | 1 |
| no_image.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 3/15(火)~3/16(水) 申込締切日：3/4 10:00~18:00 | オンライン | 1169 | アドバンスドコース | 2022年3月 | 202203041700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 3/17(木) 申込締切日：3/8 10:00~17:30 | オンライン | 1170 | FPGAデバイス&ツールコース | 2022年3月 | 202203081700 | 1 |
| embe.png | PetaLinuxツールを使用したエンベデッドデザイン | 3/17(木)~3/18(金) 申込締切日：3/8 10:00~18:00 | オンライン | 1171 | エンベデッドコース | 2022年3月 | 202203081700 | 1 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 3/18(金) 申込締切日：3/9 10:00~17:30 | オンライン | 1172 | FPGAデバイス&ツールコース | 2022年3月 | 202203091700 | 1 |
| embe.png | SDKユーザのためのVITIS | 3/23(水) 申込締切日：3/11 10:00~18:00 | オンライン | 1173 | エンベデッドコース | 2022年3月 | 202203111700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 3/24(木) 申込締切日：3/14 10:00~17:30 | オンライン | 1174 | FPGAデバイス&ツールコース | 2022年3月 | 202203141700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 3/25(金) 申込締切日：3/15 10:00~17:30 | オンライン | 1175 | FPGAデバイス&ツールコース | 2022年3月 | 202203151700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 3/29(火)~3/30(水) 申込締切日：3/17 10:00~17:30 | オンライン | 1177 | FPGAデバイス&ツールコース | 2022年3月 | 202203171700 | 1 |
このコースでは、タイミング制約を満たすための設計フローおよび、スタティック タイミング解析の結果を元にタイミングエラーを収束させる手法について説明します。
[このコースで学べること]
| コース名 | Vivado Design Suite でのタイミング クロージャ |
|---|---|
| ソフトウェアツール | Vivado Design Suite 2018.1 |
| トレーニング期間 | 1日間 |
| 受講料 | 1名様 4TC or 53,900円(税込) |
| 受講対象者 | デザインのパフォーマンスおよび設計の生産性を向上させるために、最適な設計手法を身に付けたい FPGA 設計者 |
| 受講要件 | ・FPGA の設計テクニックに関する基本知識 ・Verilog または VHDL の中級レベルの知識 ・「Vivado Design Suite でのFPGA 設計導入」コースの修了、または同等の知識を有する |
| コース内容 | ・タイミング クロージャとは ・複製、ファンアウト、および物理最適化 ・フロアプランの概要 ・ケース スタディ ・まとめ |