タイミングクロージャテクニックPart2

カテゴリ画像Courseへのリンク日程会場、受講料状況category開催月締切時間Flag
Vivado.pngVivado Design Suite でのFPGA設計導入4月4日(木)-5日(金)
申込締切日：3/26
10:00~17:30		オンライン
TC：8TC
現金：¥107,800		開催中止FPGAデバイス&ツールコース2024年4月2024032617000
embe.pngZynq SoC システムアーキテクチャ4月4日(木)-5日(金)
申込締切日：3/26
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		開催中止エンベデッドコース2024年4月2024032617000
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門4月9日(火)
申込締切日：3/29
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1566FPGAデバイス&ツールコース2024年4月2024032917001
embe.pngARTYを使用したMicroBlaze開発入門4月10日(水)
申込締切日：4/1
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		開催中止エンベデッドコース2024年4月2024040117000
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級4月11日(木)-12日(金)
申込締切日：4/2
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1568FPGAデバイス&ツールコース2024年4月2024040217001
Vivado.pngVivado Design Suite でのUltraFast設計手法4月15日(月)
申込締切日：4/4
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1569FPGAデバイス&ツールコース2024年4月2024040417001
Vivado.pngVivado Design Suite でのインプリメント手法4月16日(火)
申込締切日：4/5
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1570FPGAデバイス&ツールコース2024年4月2024040517001
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション4月23日(火)
申込締切日：4/12
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1571FPGAデバイス&ツールコース2024年4月2024041217001
AdovancedMin2.pngZynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ4月25日(木)-26日(金)
申込締切日：4/16
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1572アドバンスドコース2024年4月2024041617001
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー4月25日(木)-26日(金)
申込締切日：4/16
10:00~18:00		新横浜(hdLab)
TC：8TC
現金：¥107,800		1573FPGAデバイス&ツールコース2024年4月2024041617001
Vivado.pngVivado Design Suite でのタイミング制約と解析5月8日(水)
申込締切日：4/24
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1575FPGAデバイス&ツールコース2024年5月2024042417001
Vivado.pngVivado Design Suite でのタイミング クロージャ5月9日(木)
申込締切日：4/25
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1576FPGAデバイス&ツールコース2024年5月2024042517001
AdovancedMin2.pngVITISアクセラレーション開発5月14日(火)-15日(水)
申込締切日：5/1
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1577アドバンスドコース2024年5月2024050117001
embe.pngZynq SoC エンベデッドシステム開発5月16日(木)-17日(金)
申込締切日：5/7
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1578エンベデッドコース2024年5月2024050717001
AdovancedMin2.pngZynq UltraScale+ MPSoC ハードウェアデザイン5月21日(火)
申込締切日：5/10
10:00~18:00		オンライン
TC：6TC
現金：¥66,000		1579アドバンスドコース2024年5月2024051017001
AdovancedMin2.pngKria KV260 入門5月22日(水)
申込締切日：5/13
13:00~18:00		新横浜(hdLab)
TC：8TC
※TCのみ		1580アドバンスドコース2024年5月2024051317001
CONN.pngPCI Express デザイン5月23日(木)-24日(金)
申込締切日：5/14
10:00~17:30		オンライン
TC：12TC
現金：¥132,000		1581高速インターフェイスコース2024年5月2024051417001
AdovancedMin2.pngKria KV260 Vision AI 5月28日(火)-29日(水)
申込締切日：5/17
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1582アドバンスドコース2024年5月2024051717001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級5月30日(木)-31日(金)
申込締切日：5/21
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1583FPGAデバイス&ツールコース2024年5月2024052117001
embe.pngEmbedded Systems Software Design Basic6月5日(水)-6日(木)
申込締切日：5/27
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1585エンベデッドコース2024年6月2024052717001
embe.pngEmbedded Systems Software Design OS6月7日(金)
申込締切日：5/29
10:00~18:00		新横浜(hdLab)
TC：6TC
現金：¥66,000		1586エンベデッドコース2024年6月2024052917001
Vivado.pngタイミングクロージャテクニックPart16月6日(木)
申込締切日：5/28
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1587FPGAデバイス&ツールコース2024年6月2024052817001
Vivado.pngタイミングクロージャテクニックPart26月7日(金)
申込締切日：5/29
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1588FPGAデバイス&ツールコース2024年6月2024052917001
Vivado.pngIP インテグレーターツールによる設計6月11日(火)
申込締切日：5/31
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1589FPGAデバイス&ツールコース2024年6月2024053117001
AdovancedMin2.pngOS and Hypervisors in Adaptive SoCs6月11日(火)-12日(水)
申込締切日：5/31
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1590アドバンスドコース2024年6月202405311700
AdovancedMin2.pngZynq UltraScale+ MPSoC Boot and Platform Management6月13日(木)-14日(金)
申込締切日：6/4
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1591アドバンスドコース2024年6月202406041700
embe.pngPetaLinuxツールを使用したエンベデッドデザイン6月18日(火)-19日(水)
申込締切日：6/7
10:00~18:00		新横浜(hdLab)
TC：8TC
現金：¥107,800		1592エンベデッドコース2024年6月202406071700
Vivado.pngVivado Design Suite でのFPGA設計導入6月20日(木)-21日(金)
申込締切日：6/11
10:00~17:30		新横浜(hdLab)
TC：8TC
現金：¥107,800		1593FPGAデバイス&ツールコース2024年6月202406111700
Vivado.pngVerification with SystemVerilog6月20日(木)-21日(金)
申込締切日：6/11
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1594FPGAデバイス&ツールコース2024年6月202406111700
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編6月25日(火)
申込締切日：6/14
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1595FPGAデバイス&ツールコース2024年6月202406141700
AdovancedMin2.pngVitisAIプラットフォーム6月27日(木)-28日(金)
申込締切日：6/18
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1596アドバンスドコース2024年6月202406181700
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級6月27日(木)-28日(金)
申込締切日：6/18
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1597FPGAデバイス&ツールコース2024年6月202406181700

UltraFast デザイン メソドロジーのタイミング クロージャ技術を適用し、デザインでタイミング クロージャを
実現する方法を学びます。

このコースでは次の点に重点を置きます。
Part1
・初期デザイン チェックを適用し、デザインのタイミング サマリーとメソドロジーレポートをレビューする
・ベースラインを使用してデザインがタイミング目標を満たしていることを検証し、ベースライン プロセスで
説明されているガイドラインを適用する
・セットアップおよびホールド違反の特定と解決
・デザインにおけるロジック遅延、ネット遅延、混雑の削減
Part2
・クロックスキューとクロックの不確実性の改善
・Pblock ベースおよびスーパー ロジック領域 (SLR) ベースの解析を実行して課題を特定し、タイミング クロージャを改善する
・QoR スコアを改善するために、さまざまな段階で結果の品質 (QoR) 評価を実行する
・インテリジェント デザイン ラン (IDR) を実装して、複雑なデザインの解析とタイミング クロージャを自動化する

【ご注意下さい】

　このコースはPart1およびPart2に分割してご提供します。
内容は詳細ページを確認してください。
全体を学びたい方はPart1+Part2を受講して下さい。
時間の無い方はPart1から受講し、余裕が出来たらPart2を受講して下さい。
Part2からの受講はお勧めしません。
コース名タイミングクロージャテクニックPart2
ソフトウェアツールVivado ML Edition 2021.2
ハードウェアArchitecture: UltraScale™ FPGAs and Versal® ACAPs
トレーニング期間1日間
受講料1名様　6TC or66,000円(税込)
受講対象者ソフトウェアおよびハードウェアの開発者、システム アーキテクト、および UltraFast 設計手法のタイミング クロージャ技術について学びたい方
受講要件 FPGA および SoC アーキテクチャと HDL コーディング技術の基礎知識
Vivado® の基本知識
コース内容Design Analysis and Optimization (Continue)
§ クロックスキューの改善
　クロック スキューを改善するためにさまざまなテクニックを
　適用する方法について説明します。 {講義}
§ クロックの不確実性の改善
　並列 BUFGCE_DIV クロック バッファーの使用、MMCM または
　PLL 設定の変更、同期クロック ドメイン クロッシング (CDC) パスの
　制限など、クロックの不確実性を改善するためのさまざまなフローを
　確認します。 {講義、演習}

Clock Domain Crossing (CDC)
§ クロック ドメイン クロッシング (CDC) と同期回路
　クロック ドメイン クロッシング (CDC) とは何か、および同期回路が
　必要なシナリオについて説明します。 {講義、演習}

Report QoR
§ QoR レポートの概要
　結果の品質 (QoR) とは何か、および Vivado IDE によって生成された
　QoR レポートを分析する方法について説明します。 {講義、演習}

Design Runs
§ インテリジェントなデザイン実行 (IDR)
　インテリジェント デザイン ラン (IDR) が導入されました。
　これは、タイミングを閉じるために複雑なフローを使用する特別な
　タイプのインプリメンテーション実行です。 {講義、演習}