Versal ACAP: ネットワーク オン チップ
| カテゴリ画像 | Courseへのリンク | 日程 | 会場 | 状況 | category | 開催月 | 締切時間 | Flag |
|---|---|---|---|---|---|---|---|---|
| AdovancedMin2.png | Versal ACAP: ネットワーク オン チップ | 9/1(金) 申込締切日：8/23 10:00~18:00 | オンライン | 開催中止 | アドバンスドコース | 2023年9月 | 202308231700 | 0 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 9/5(火)~9/6(水) 申込締切日：8/25 10:00~18:00 | オンライン | 1463 | エンベデッドコース | 2023年9月 | 202308251700 | 1 |
| Vivado.png | タイミングクロージャテクニックPart1 | 9/5(火) 申込締切日：8/25 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2023年9月 | 202308251700 | 0 |
| Vivado.png | タイミングクロージャテクニックPart2 | 9/6(水) 申込締切日：8/28 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2023年9月 | 202308281700 | 0 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 9/12(火)~9/13(水) 申込締切日：9/1 10:00~17:30 | オンライン | 1466 | FPGAデバイス&ツールコース | 2023年9月 | 202309011700 | 1 |
| AdovancedMin2.png | Versal AI Engine 1: アーキテクチャとデザインフロー | 9/12(火)~9/13(水) 申込締切日：9/1 10:00~18:00 | オンライン | 1467 | アドバンスドコース | 2023年9月 | 202309011700 | 1 |
| AdovancedMin2.png | Versal AI Engine 2: AI エンジンカーネルを使ったグラフプログラミング | 9/14(木)~9/15(金) 申込締切日：9/5 10:00~18:00 | オンライン | 1468 | アドバンスドコース | 2023年9月 | 202309051700 | 1 |
| embe.png | VITISでのエンベデッドシステムソフトウェア開発 | 9/14(木)~9/15(金) 申込締切日：9/5 10:00~18:00 | 新横浜(hdLab) | 1469 | エンベデッドコース | 2023年9月 | 202309051700 | 1 |
| AdovancedMin2.png | Versal AI Engine 3: Kernel Programming and Optimization | 9/19(火)~9/20(水) 申込締切日：9/7 10:00~18:00 | オンライン | 1470 | アドバンスドコース | 2023年9月 | 202309071700 | 1 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 9/19(火)~9/20(水) 申込締切日：9/7 10:00~17:30 | 新横浜(hdLab) | 1471 | FPGAデバイス&ツールコース | 2023年9月 | 202309071700 | 1 |
| AdovancedMin2.png | Vitis Model Composer | 9/21(木)~9/22(金) 申込締切日：9/11 10:00~18:00 | 新横浜(hdLab) | 1472 | アドバンスドコース | 2023年9月 | 202309111700 | 1 |
| Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 9/21(木)~9/22(金) 申込締切日：9/11 10:00~18:00 | オンライン | 1473 | FPGAデバイス&ツールコース | 2023年9月 | 202309111700 | 1 |
| AdovancedMin2.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 9/26(火)~9/27(水) 申込締切日：9/14 10:00~18:00 | オンライン | 1474 | アドバンスドコース | 2023年9月 | 202309141700 | 1 |
| AdovancedMin2.png | VitisAIプラットフォーム | 9/28(木)~9/29(金) 申込締切日：9/19 10:00~18:00 | オンライン | 開催中止 | アドバンスドコース | 2023年9月 | 202309191700 | 0 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 10/2(月) 申込締切日：9/21 10:00~17:30 | 新横浜(hdLab) | 1477 | FPGAデバイス&ツールコース | 2023年10月 | 202309211700 | 1 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 10/3(火) 申込締切日：9/22 10:00~17:30 | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2023年10月 | 202309221700 | 0 |
| embe.png | ARTYを使用したMicroBlaze開発入門 | 10/5(木) 申込締切日：9/26 10:00~17:30 | 新横浜(hdLab) | 開催中止 | エンベデッドコース | 2023年10月 | 202309261700 | 0 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 10/10(火) 申込締切日：9/28 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2023年10月 | 202309281700 | 0 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 10/12(木) 申込締切日：10/2 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2023年10月 | 202310021700 | 0 |
| AdovancedMin2.png | Zynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ | 10/12(木)~10/13(金) 申込締切日：10/2 10:00~18:00 | オンライン | 1482 | アドバンスドコース | 2023年10月 | 202310021700 | 1 |
| embe.png | Zynq SoC システムアーキテクチャ | 10/17(火)~10/18(水) 申込締切日：10/5 10:00~18:00 | オンライン | 1483 | エンベデッドコース | 2023年10月 | 202310051700 | 1 |
| Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 10/17(火)~10/18(水) 申込締切日：10/5 10:00~18:00 | 新横浜(hdLab) | 1484 | FPGAデバイス&ツールコース | 2023年10月 | 202310051700 | 1 |
| DSP.png | Vitis HLSを使った高位合成 | 10/19(木)~10/20(金) 申込締切日：10/10 10:00~18:00 | オンライン | 1485 | DSPコース | 2023年10月 | 202310101700 | 1 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 10/19(木)~10/20(金) 申込締切日：10/10 10:00~18:00 | オンライン | 1486 | FPGAデバイス&ツールコース | 2023年10月 | 202310101700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 10/23(月)~10/24(火) 申込締切日：10/12 10:00~17:30 | オンライン | 1487 | FPGAデバイス&ツールコース | 2023年10月 | 202310121700 | 1 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 11/1(水)~11/2(木) 申込締切日：10/23 10:00~18:00 | オンライン | 1490 | エンベデッドコース | 2023年11月 | 202310231700 | 1 |
| Vivado.png | Vivado Design Suite ツールフロー | 11/2(木) 申込締切日：10/24 10:00~17:30 | オンライン | 1491 | FPGAデバイス&ツールコース | 2023年11月 | 202310241700 | 1 |
| Vivado.png | IP インテグレーターツールによる設計 | 11/7(火) 申込締切日：10/26 10:00~17:30 | オンライン | 1492 | FPGAデバイス&ツールコース | 2023年11月 | 202310261700 | 1 |
| AdovancedMin2.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 11/8(水) 申込締切日：10/27 10:00~18:00 | オンライン | 1493 | アドバンスドコース | 2023年11月 | 202310271700 | 1 |
| AdovancedMin2.png | VITISアクセラレーション開発 | 11/9(木)~11/10(金) 申込締切日：10/30 10:00~18:00 | オンライン | 1494 | アドバンスドコース | 2023年11月 | 202310301700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 11/9(木) 申込締切日：10/30 10:00~17:30 | オンライン | 1495 | FPGAデバイス&ツールコース | 2023年11月 | 202310301700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 11/10(金) 申込締切日：10/31 10:00~17:30 | オンライン | 1496 | FPGAデバイス&ツールコース | 2023年11月 | 202310311700 | 1 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 11/14(火)~11/15(水) 申込締切日：11/2 10:00~17:30 | 新横浜(hdLab) | 1497 | FPGAデバイス&ツールコース | 2023年11月 | 202311021700 | 1 |
| AdovancedMin2.png | Versal ACAP: アーキテクチャとメソドロジー１ | 11/14(火)~11/15(水) 申込締切日：11/2 10:00~18:00 | オンライン | 1498 | アドバンスドコース | 2023年11月 | 202311021700 | 1 |
| AdovancedMin2.png | Versal ACAP: アーキテクチャとメソドロジー２ | 11/16(木) 申込締切日：11/7 10:00~18:00 | オンライン | 1499 | アドバンスドコース | 2023年11月 | 202311071700 | 1 |
| AdovancedMin2.png | Versal ACAP: ネットワーク オン チップ | 11/17(金) 申込締切日：11/8 10:00~18:00 | オンライン | 1500 | アドバンスドコース | 2023年11月 | 202311081700 | 1 |
| CONN.png | PCI Express デザイン | 11/21(火)~11/22(水) 申込締切日：11/10 10:00~17:30 | オンライン | 1501 | 高速インターフェイスコース | 2023年11月 | 202311101700 | 1 |
| AdovancedMin2.png | Kria KV260 Vision AI | 11/21(火)~11/22(水) 申込締切日：11/10 10:00~18:00 | オンライン | 1502 | アドバンスドコース | 2023年11月 | 202311101700 | 1 |
| AdovancedMin2.png | Kria KV260 入門 | 11/28(火) 申込締切日：11/15 13:00~18:00 | 新横浜(hdLab) | 1503 | アドバンスドコース | 2023年11月 | 202311151700 | 1 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 11/28(火)~11/29(水) 申込締切日：11/15 10:00~18:00 | オンライン | 1504 | FPGAデバイス&ツールコース | 2023年11月 | 202311151700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 11/30(木)~12/1(金) 申込締切日：11/17 10:00~17:30 | 新横浜(hdLab) | 1506 | FPGAデバイス&ツールコース | 2023年11月 | 202311171700 | 1 |
| Vivado.png | タイミングクロージャテクニックPart1 | 12/5(火) 申込締切日：11/22 10:00~17:30 | オンライン | 1507 | FPGAデバイス&ツールコース | 2023年12月 | 202311221700 | 1 |
| Vivado.png | タイミングクロージャテクニックPart2 | 12/6(水) 申込締切日：11/27 10:00~17:30 | オンライン | 1508 | FPGAデバイス&ツールコース | 2023年12月 | 202311271700 | 1 |
| AdovancedMin2.png | VitisAIプラットフォーム | 12/7(木)~12/8(金) 申込締切日：11/28 10:00~18:00 | 新横浜(hdLab) | 1509 | アドバンスドコース | 2023年12月 | 202311281700 | 1 |
| embe.png | VITISでのエンベデッドシステムソフトウェア開発 | 12/12(火)~12/13(水) 申込締切日：12/1 10:00~18:00 | 新横浜(hdLab) | 1510 | エンベデッドコース | 2023年12月 | 202312011700 | 1 |
| AdovancedMin2.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 12/12(火)~12/13(水) 申込締切日：12/1 10:00~18:00 | オンライン | 1511 | アドバンスドコース | 2023年12月 | 202312011700 | 1 |
| AdovancedMin2.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 12/18(月)~12/19(火) 申込締切日：12/7 10:00~18:00 | 新横浜(hdLab) | 1512 | アドバンスドコース | 2023年12月 | 202312071700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 12/21(木) 申込締切日：12/12 10:00~17:30 | オンライン | 1513 | FPGAデバイス&ツールコース | 2023年12月 | 202312121700 | 1 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 12/22(金) 申込締切日：12/13 10:00~17:30 | オンライン | 1514 | FPGAデバイス&ツールコース | 2023年12月 | 202312131700 | 1 |
このコースでは、ザイリンクスデバイスに精通しているユーザーにVersal™ACAPネットワークオンチップ（NoC）を紹介します。 このコースでは、Versalデバイスの主要コンポーネントの概要を説明するだけでなく、NoCを使用してデバイス内でデータを効率的に移動する方法についても説明します。
このコースの重点は次のとおりです。
▪VersalACAPでNoCアーキテクチャを構成する主要コンポーネント
▪NoCを使用した基本設計の実装
▪効率的なデータ移動のためのNoCの構成
【ご注意下さい】
このコースの説明は日本語で行いますが、テキストは英語となります。
| コース名 | Versal ACAP: ネットワーク オン チップ |
|---|---|
| ソフトウェアツール | Vitis 2020.2 |
| トレーニング期間 | 1日間 |
| 受講料 | 1名様 6TC or 66,000円(税込) |
| 受講対象者 | 既存デバイスから移行するハードウエアエンジニア、システムアーキテクト Versal ACAPで始めるハードウエアエンジニア、システムアーキテクト |
| 受講要件 | ・ザイリンクスデバイスのアーキテクチャクラスを受講済みまたは相当の知識を有する ・Vivado Design Suiteに精通 |
| コース内容 | ▪ Architecture Overview for Existing Xilinx Users Introduces to students that already have familiarity with Xilinx architectures to the new and updated features found in the Versal ACAP devices. {Lecture} ▪ Versal ACAPs Compared to Zynq UltraScale+ Devices The Versal ACAP has a number of similarities to the Zynq® UltraScale+™ MPSoC devices. Understanding what is the same, what is different, and what is brand new helps put this powerful new part into context. {Lecture} ▪ NoC Introduction and Concepts Reviews the basic vocabulary and high-level operations of the NoC. {Lecture, Lab} ▪ NoC Architecture Provides the first deep dive into the sub-blocks of the NoC and how they are used. Describes how the NoC is accessed from the programmable logic. {Lecture ▪Design Tool Flow Overview Designers come to the Versal ACAP devices with different goals. This module explores how traditional FPGA designers, embedded developers, and accelerated system designers would use the various tools available in the Xilinx toolbox. {Lecture} ▪ NoC DDR Memory Controller The integration between the NoC pathways and the DDR memory controllers must be understood to have efficient data movement on and off chip. This discussion of the NoC's DDR memory controller blocks provides the background for properly selecting and configuring DDR memory and the memory controller for effective use. {Lecture} ▪ NoC Performance Tuning Synthesizes everything about the NoC and its DDRMCs, illustrating how to fine tune the NoC for the best performance. {Lecture, Lab} ▪ System Design Migration Describes how different users will leverage tools and processes to migrate their designs to the Versal ACAP devices. {Lecture} |
| 関連する資料 |