Versal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)締め切り日(内部用)開催可否(内部用)
no_image.pngVersal ACAP: アーキテクチャとメソドロジー29/1(木)
申込締切日:8/23
10:00~18:00
オンライン開催中止アドバンスドコース2022年9月2022082317000
no_image.pngVersal ACAP: ネットワーク オン チップ9/2(金)
申込締切日:8/24
10:00~18:00
オンライン開催中止アドバンスドコース2022年9月2022082417000
Vivado.pngVivado Design Suite ツールフロー9/5(月)
申込締切日:8/25
10:00~17:30
オンライン1243FPGAデバイス&ツールコース2022年9月2022082517001
Vivado.pngVivado Design Suite でのタイミング制約と解析9/6(火)
申込締切日:8/26
10:00~17:30
オンライン1244FPGAデバイス&ツールコース2022年9月2022082617001
Vivado.pngVivado Design Suite でのタイミング クロージャ9/8(木)
申込締切日:8/30
10:00~17:30
オンライン開催中止FPGAデバイス&ツールコース2022年9月2022083017000
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/8(木)~9/9(金)
申込締切日:8/30
10:00~18:00
オンライン1246エンベデッドコース2022年9月2022083017001
Vivado.pngVivado Design Suite でのFPGA設計導入9/13(火)~9/14(水)
申込締切日:9/2
10:00~17:30
オンライン1247FPGAデバイス&ツールコース2022年9月2022090217001
no_image.pngVersal AI Engine 1: アーキテクチャとデザインフロー9/13(火)~9/14(水)
申込締切日:9/2
10:00~18:00
オンライン開催中止アドバンスドコース2022年9月2022090217000
no_image.pngVersal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング9/15(木)~9/16(金)
申込締切日:9/6
10:00~18:00
オンライン開催中止アドバンスドコース2022年9月2022090617000
no_image.pngZynq UltraScale+ MPSoC ソフトウェアデザイン9/27(火)~9/28(水)
申込締切日:9/14
10:00~18:00
ハイブリッド開催
オンライン or
新横浜(hdLab)
1250アドバンスドコース2022年9月2022091417001
no_image.pngVitisAIプラットフォーム9/29(木)~9/30(金)
申込締切日:9/16
10:00~18:00
ハイブリッド開催
オンライン or
新横浜(hdLab)
開催中止アドバンスドコース2022年9月2022091617000
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション10/3(月)
申込締切日:9/21
10:00~17:30
新横浜(hdLab)開催中止FPGAデバイス&ツールコース2022年10月2022092117000
Vivado.pngVivado Design Suite を使用したIPの管理10/4(火)
申込締切日:9/22
10:00~17:30
オンライン開催中止FPGAデバイス&ツールコース2022年10月2022092217000
DSP.pngVitis HLSを使った高位合成10/4(火)~10/5(水)
申込締切日:9/22
10:00~18:00
オンライン1255DSPコース2022年10月2022092217001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門10/6(木)
申込締切日:9/27
10:00~17:30
新横浜(hdLab)1256FPGAデバイス&ツールコース2022年10月2022092717001
embe.pngARTYを使用したMicroBlaze開発入門10/7(金)
申込締切日:9/28
10:00~17:30
新横浜(hdLab)1257エンベデッドコース2022年10月2022092817001
Vivado.pngVivado Design Suite でのUltraFast設計手法10/11(火)
申込締切日:9/29
10:00~17:30
オンライン1258FPGAデバイス&ツールコース2022年10月2022092917001
Vivado.pngVivado Design Suite でのインプリメント手法10/13(木)
申込締切日:10/3
10:00~17:30
オンライン1259FPGAデバイス&ツールコース2022年10月2022100317001
no_image.pngZynq UltraScale+ MPSoC システムアーキテクチャ10/13(木)~10/14(金)
申込締切日:10/3
10:00~18:00
オンライン1260アドバンスドコース2022年10月2022100317001
Vivado.pngVivado Design Suite でのFPGA設計導入10/17(月)~10/18(火)
申込締切日:10/5
10:00~17:30
オンライン1261FPGAデバイス&ツールコース2022年10月2022100517001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10/20(木)~10/21(金)
申込締切日:10/11
10:00~18:00
オンライン1262FPGAデバイス&ツールコース2022年10月2022101117001
embe.pngZynq SoC システムアーキテクチャ10/20(木)~10/21(金)
申込締切日:10/11
10:00~18:00
オンライン1263エンベデッドコース2022年10月2022101117001
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー10/25(火)~10/26(水)
申込締切日:10/14
10:00~18:00
新横浜(hdLab)1264FPGAデバイス&ツールコース2022年10月2022101417001
Vivado.pngVivado Design Suite でのタイミング制約と解析11/1(火)
申込締切日:10/21
10:00~17:30
オンライン1266FPGAデバイス&ツールコース2022年11月2022102117001
embe.pngSDKユーザのためのVITIS11/2(水)
申込締切日:10/24
10:00~18:00
オンライン1267エンベデッドコース2022年11月2022102417001
Vivado.pngVivado Design Suite でのタイミング クロージャ11/8(火)
申込締切日:10/26
10:00~17:30
オンライン1268FPGAデバイス&ツールコース2022年11月2022102617001
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級11/10(木)~11/11(金)
申込締切日:10/28
10:00~18:00
オンライン1269FPGAデバイス&ツールコース2022年11月2022102817001
no_image.pngVITISアクセラレーション開発11/10(木)~11/11(金)
申込締切日:10/28
10:00~18:00
オンライン1270アドバンスドコース2022年11月2022102817001
Vivado.pngVivado Design Suite でのFPGA設計導入11/14(月)~11/15(火)
申込締切日:11/1
10:00~17:30
オンライン1271FPGAデバイス&ツールコース2022年11月2022110117001
no_image.pngZynq UltraScale+ MPSoC ハードウェアデザイン11/15(火)
申込締切日:11/2
10:00~18:00
オンライン1272アドバンスドコース2022年11月2022110217001
Vivado.pngVivado Design Suite ツールフロー11/17(木)
申込締切日:11/8
10:00~17:30
オンライン1273FPGAデバイス&ツールコース2022年11月2022110817001
embe.pngZynq SoC エンベデッドシステム開発11/17(木)~11/18(金)
申込締切日:11/8
10:00~18:00
オンライン1274エンベデッドコース2022年11月2022110817001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級11/29(火)~11/30(水)
申込締切日:11/17
10:00~18:00
オンライン1275FPGAデバイス&ツールコース2022年11月2022111717001
embe.pngVITISでのエンベデッドシステムソフトウェア開発12/1(木)~12/2(金)
申込締切日:11/21
10:00~18:00
新横浜(hdLab)1277エンベデッドコース2022年12月2022112117001
Vivado.pngVivado Design Suite を使用したIPの管理12/6(火)
申込締切日:11/25
10:00~17:30
オンライン1278FPGAデバイス&ツールコース2022年12月2022112517001
no_image.pngZynq UltraScale+ MPSoC ソフトウェアデザイン12/6(火)~12/7(水)
申込締切日:11/25
10:00~18:00
オンライン1279アドバンスドコース2022年12月2022112517001
Vivado.pngVivado Design Suite でのUltraFast設計手法12/8(木)
申込締切日:11/29
10:00~17:30
オンライン1280FPGAデバイス&ツールコース2022年12月2022112917001
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック12/12(月)~12/13(火)
申込締切日:12/1
10:00~17:30
新横浜(hdLab)1282FPGAデバイス&ツールコース2022年12月2022120117001
Vivado.pngVivado Design Suite でのインプリメント手法12/15(木)
申込締切日:12/6
10:00~17:30
オンライン1283FPGAデバイス&ツールコース2022年12月2022120617001
Vivado.pngVivado Design Suite でのFPGA設計導入12/19(月)~12/20(火)
申込締切日:12/8
10:00~17:30
オンライン1284FPGAデバイス&ツールコース2022年12月2022120817001
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/20(火)~12/21(水)
申込締切日:12/9
10:00~18:00
オンライン1285エンベデッドコース2022年12月2022120917001
no_image.pngVitisAIプラットフォーム12/22(木)~12/23(金)
申込締切日:12/13
10:00~18:00
オンライン1286アドバンスドコース2022年12月2022121317001

このコースでは、Versal™AIエンジンでのデータ移動に使用できるシステム設計フローとインターフェイスについて説明します。 また、高度なMAC組み込み関数、AIエンジンライブラリを利用して開発を迅速化し、ストリーム、カスケードストリーム、バッファの場所の制約、実行時のパラメータ化、APIを使用して更新するなどの適応データフロー(ADF)グラフの実装における高度な機能を利用する方法についても説明します。 および/または実行時パラメータを読み取ります。
このコースの重点項目は次のとおりです。

▪システムレベルの設計フロー(PS + PL + AIE)とサポートされているシミュレーションの実装
▪PLとAIエンジン間のデータ移動にインターフェースを使用する
▪高度なMAC組み込み関数を利用してフィルターを実装する
▪開発を迅速化するためのAIエンジンライブラリの利用
▪システムレベルの設計を最適化するための高度な機能の適用

【ご注意下さい】

このコースの説明は日本語で行いますが、テキストは英語となります。

コース名Versal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング
ソフトウェアツールVitis 2020.2
トレーニング期間2日間
受講料1名様 12TC or 132,000円(税込)
受講対象者ソフトウェアおよびハードウェアの開発者、システムアーキテクト、およびザイリンクスデバイスを使用してソフトウェアアプリケーションを高速化する必要がある人
「Versal AI Engine 1」を受講済みの方
受講要件・C/C++言語に精通
・ソフトウエア開発フローの理解
・アプリケーションアクセラレーション開発フローとしてのVitis™の理解
・「Versal AI Engine 1」を受講済み、もしくは相当の知識を有する
コース内容1.Application Partitioning on Versal ACAPs {Lecture}
2.ACAP Data Communications 1 {Lecture}
3.ACAP Data Communications 2 {Lecture}
4.System Design Flow {Lecture, Lab}
5.Introduction to Advanced MAC Intrinsics {Lecture}
6.AI Engine DSP Library Overview {Lecture, Labs)
7.Advanced Graph Input Specifications 1 {Lecture}
8.Advanced Graph Input Specifications 2 {Lecture, Lab}
9.AI Engine Application Debug and Trace {Lecture}
関連する資料