UltraScale アーキテクチャ FPGA デザイン

このコースでは、FPGA の使用経験を持つ設計者とその経験のない設計者の両方を対象に、最先端の UltraScale™ アーキテクチャをいかした設計方法を紹介します。ここでは Vivado® Design Suite を使用して、UltraScale FPGA ファミリの新しいリソースや改良されたリソースを活用した設計方法を身に付けることに重点を置いています。

具体的には、新しい CLB リソース、クロック管理リソース (MMCM、PLL)、グローバル クロック リソース、リージョナル クロック リソース、メモリ リソース、DSP リソース、ソース同期リソースなどについて解説します。また、専用トランシーバーや Transceiver Wizard の改善点、Memory Interface Generator (MIG) 使用や新しい DDR4 メモリ インターフェイスの性能についても説明しています。

さらに、デザインおよび IP を UltraScale アーキテクチャへ移行する最善の方法について考察し、Vivado Design Suite を使用したデザイン移行について説明します。講義と演習を組み合わせたトレーニングにより、基本原則に基づきながらも実践的な応用を可能にします。

[このコースで学べること]