VITISでのエンベデッドシステムソフトウェア開発
カテゴリ | 講座名 | 日程 | 場所 | 状況 | カテゴリー(内部用) | 日程(内部用) | 締め切り日(内部用) | 開催可否(内部用) |
---|---|---|---|---|---|---|---|---|
Vivado.png | Vivado Design Suite ツールフロー | 6/2(木) 申込締切日:5/24 10:00~17:30 | オンライン | 1203 | FPGAデバイス&ツールコース | 2022年6月 | 202205241700 | 1 |
no_image.png | System Generator を使用したDSPデザイン | 6/2(木)~6/3(金) 申込締切日:5/24 10:00~18:00 | 新横浜(hdLab) | 1215 | アドバンスドコース | 2022年6月 | 202205241700 | 1 |
no_image.png | Versal ACAP: アーキテクチャとメソドロジー1 | 6/7(火)~6/8(水) 申込締切日:5/27 10:00~18:00 | オンライン | 開催中止 | アドバンスドコース | 2022年6月 | 202205271700 | 0 |
no_image.png | Versal ACAP: アーキテクチャとメソドロジー2 | 6/9(木) 申込締切日:5/31 10:00~18:00 | オンライン | 開催中止 | アドバンスドコース | 2022年6月 | 202205311700 | 0 |
Vivado.png | Vivado Design Suite を使用したIPの管理 | 6/9(木) 申込締切日:6/2 10:00~17:30 開催決定・締切延長 | オンライン | 1207 | FPGAデバイス&ツールコース | 2022年6月 | 202206021700 | 1 |
no_image.png | Versal ACAP: ネットワーク オン チップ | 6/10(金) 申込締切日:6/1 10:00~18:00 | オンライン | 開催中止 | アドバンスドコース | 2022年6月 | 202206011700 | 0 |
no_image.png | VitisAIプラットフォーム | 6/14(火)~6/15(水) 申込締切日:6/3 10:00~18:00 | オンライン | 1208 | アドバンスドコース | 2022年6月 | 202206031700 | 1 |
embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 6/16(木)~6/17(金) 申込締切日:6/7 10:00~18:00 | オンライン | 開催中止 | エンベデッドコース | 2022年6月 | 202206071700 | 0 |
Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 6/23(木) 申込締切日:6/14 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2022年6月 | 202206141700 | 0 |
no_image.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 6/23(木)~6/24(金) 申込締切日:6/14 10:00~18:00 | オンライン | 1211 | アドバンスドコース | 2022年6月 | 202206141700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 6/27(月)~6/28(火) 申込締切日:6/16 10:00~17:30 | オンライン | 1210 | FPGAデバイス&ツールコース | 2022年6月 | 202206161700 | 1 |
embe.png | SDKユーザのためのVITIS | 6/28(火) 申込締切日:6/17 10:00~18:00 | オンライン | 開催中止 | エンベデッドコース | 2022年6月 | 202206171700 | 0 |
Vivado.png | Vivado Design Suite でのインプリメント手法 | 6/30(木) 申込締切日:6/21 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2022年6月 | 202206211700 | 0 |
Vivado.png | Vivado Design Suite ツールフロー | 7/5(火) 申込締切日:6/24 10:00~17:30 | オンライン | 1216 | FPGAデバイス&ツールコース | 2022年7月 | 202206241700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 7/7(木) 申込締切日:6/28 10:00~17:30 | オンライン | 1218 | FPGAデバイス&ツールコース | 2022年7月 | 202206281700 | 1 |
no_image.png | Vitis HLSを使った高位合成 | 7/7(木)~7/8(金) 申込締切日:6/28 10:00~18:00 | オンライン | 1217 | DSPコース | 2022年7月 | 202206281700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング クロージャ | 7/8(金) 申込締切日:6/29 10:00~17:30 | オンライン | 1219 | FPGAデバイス&ツールコース | 2022年7月 | 202206291700 | 1 |
Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 7/11(月) 申込締切日:6/30 10:00~17:30 | 新横浜(hdLab) | 1225 | FPGAデバイス&ツールコース | 2022年7月 | 202206301700 | 1 |
Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 7/12(火) 申込締切日:7/1 10:00~17:30 | 新横浜(hdLab) | 1221 | FPGAデバイス&ツールコース | 2022年7月 | 202207011700 | 1 |
no_image.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 7/12(火)~7/13(水) 申込締切日:7/1 10:00~18:00 | オンライン | 1220 | アドバンスドコース | 2022年7月 | 202207011700 | 1 |
embe.png | ARTYを使用したMicroBlaze開発入門 | 7/13(水) 申込締切日:7/4 10:00~17:30 | 新横浜(hdLab) | 1222 | エンベデッドコース | 2022年7月 | 202207041700 | 1 |
Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 7/14(木)~7/15(金) 申込締切日:7/5 10:00~18:00 | オンライン | 1223 | FPGAデバイス&ツールコース | 2022年7月 | 202207051700 | 1 |
no_image.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 7/19(火)~7/20(水) 申込締切日:7/7 10:00~18:00 | オンライン | 1224 | アドバンスドコース | 2022年7月 | 202207071700 | 1 |
no_image.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 7/26(火) 申込締切日:7/14 10:00~18:00 | オンライン | 1226 | アドバンスドコース | 2022年7月 | 202207141700 | 1 |
embe.png | Zynq SoC システムアーキテクチャ | 7/27(水)~7/28(木) 申込締切日:7/15 10:00~18:00 | オンライン | 1227 | エンベデッドコース | 2022年7月 | 202207151700 | 1 |
Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 7/28(木)~7/29(金) 申込締切日:7/19 10:00~18:00 | 新横浜(hdLab) | 1228 | FPGAデバイス&ツールコース | 2022年7月 | 202207191700 | 1 |
Vivado.png | Vivado Design Suite を使用したIPの管理 | 8/2(火) 申込締切日:7/22 10:00~17:30 | オンライン | 1229 | FPGAデバイス&ツールコース | 2022年8月 | 202207221700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 8/4(木)~8/5(金) 申込締切日:7/26 10:00~17:30 | オンライン | 1230 | FPGAデバイス&ツールコース | 2022年8月 | 202207261700 | 1 |
no_image.png | VITISアクセラレーション開発 | 8/4(木)~8/5(金) 申込締切日:7/26 10:00~18:00 | オンライン | 1231 | アドバンスドコース | 2022年8月 | 202207261700 | 1 |
embe.png | Zynq SoC エンベデッドシステム開発 | 8/9(火)~8/10(水) 申込締切日:7/29 10:00~18:00 | オンライン | 1232 | エンベデッドコース | 2022年8月 | 202207291700 | 1 |
embe.png | PetaLinuxツールを使用したエンベデッドデザイン | 8/18(木)~8/19(金) 申込締切日:8/5 10:00~18:00 | オンライン | 1233 | エンベデッドコース | 2022年8月 | 202208051700 | 1 |
Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 8/18(木) 申込締切日:8/5 10:00~17:30 | オンライン | 1234 | FPGAデバイス&ツールコース | 2022年8月 | 202208051700 | 1 |
Vivado.png | Vivado Design Suite でのインプリメント手法 | 8/19(金) 申込締切日:8/8 10:00~17:30 | オンライン | 1235 | FPGAデバイス&ツールコース | 2022年8月 | 202208081700 | 1 |
Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 8/23(火)~8/24(水) 申込締切日:8/10 10:00~18:00 | オンライン | 1236 | FPGAデバイス&ツールコース | 2022年8月 | 202208101700 | 1 |
embe.png | VITISでのエンベデッドシステムソフトウェア開発 | 8/25(木)~8/26(金) 申込締切日:8/16 10:00~18:00 | 新横浜(hdLab) | 1237 | エンベデッドコース | 2022年8月 | 202208161700 | 1 |
embe.png | SDKユーザのためのVITIS | 8/26(金) 申込締切日:8/17 10:00~18:00 | オンライン | 1238 | エンベデッドコース | 2022年8月 | 202208171700 | 1 |
Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 8/30(火)~8/31(水) 申込締切日:8/19 10:00~18:00 | オンライン | 1239 | FPGAデバイス&ツールコース | 2022年8月 | 202208191700 | 1 |
no_image.png | Versal ACAP: アーキテクチャとメソドロジー1 | 8/30(火)~8/31(水) 申込締切日:8/19 10:00~18:00 | オンライン | 1240 | アドバンスドコース | 2022年8月 | 202208191700 | 1 |
no_image.png | Versal ACAP: アーキテクチャとメソドロジー2 | 9/1(木) 申込締切日:8/23 10:00~18:00 | オンライン | 1241 | アドバンスドコース | 2022年9月 | 202208231700 | 1 |
no_image.png | Versal ACAP: ネットワーク オン チップ | 9/2(金) 申込締切日:8/24 10:00~18:00 | オンライン | 1242 | アドバンスドコース | 2022年9月 | 202208241700 | 1 |
Vivado.png | Vivado Design Suite ツールフロー | 9/5(月) 申込締切日:8/25 10:00~17:30 | オンライン | 1243 | FPGAデバイス&ツールコース | 2022年9月 | 202208251700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 9/6(火) 申込締切日:8/26 10:00~17:30 | オンライン | 1244 | FPGAデバイス&ツールコース | 2022年9月 | 202208261700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング クロージャ | 9/8(木) 申込締切日:8/30 10:00~17:30 | オンライン | 1245 | FPGAデバイス&ツールコース | 2022年9月 | 202208301700 | 1 |
embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 9/8(木)~9/9(金) 申込締切日:8/30 10:00~18:00 | オンライン | 1246 | エンベデッドコース | 2022年9月 | 202208301700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 9/13(火)~9/14(水) 申込締切日:9/2 10:00~17:30 | オンライン | 1247 | FPGAデバイス&ツールコース | 2022年9月 | 202209021700 | 1 |
no_image.png | Versal AI Engine 1: アーキテクチャとデザインフロー | 9/13(火)~9/14(水) 申込締切日:9/2 10:00~18:00 | オンライン | 1248 | アドバンスドコース | 2022年9月 | 202209021700 | 1 |
no_image.png | Versal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング | 9/15(木)~9/16(金) 申込締切日:9/6 10:00~18:00 | オンライン | 1249 | アドバンスドコース | 2022年9月 | 202209061700 | 1 |
no_image.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 9/27(火)~9/28(水) 申込締切日:9/14 10:00~18:00 | オンライン | 1250 | アドバンスドコース | 2022年9月 | 202209141700 | 1 |
no_image.png | VitisAIプラットフォーム | 9/29(木)~9/30(金) 申込締切日:9/16 10:00~18:00 | オンライン | 1251 | アドバンスドコース | 2022年9月 | 202209161700 | 1 |
このコースでは、Vitis™統合ソフトウェアプラットフォームを使用したZynq®システムオンチップ(SoC)およびZynqUltraScale +™MPSoCのソフトウェア設計と開発に必要な概念、ツール、および手法を紹介します。
※「Zynq SoC エンベデッドシステムソフトウェア開発」のVitisSDK版です。
焦点は
▪Vitisツールの使用の基本を確認する
▪リソースアクセスのためのボードサポートパッケージ(BSP)のカスタマイズ
▪ザイリンクススタンドアロンライブラリの管理
▪デバイスドライバーを効果的に利用する
▪ARM®Cortex™-A9プロセッサ用のソフトウェアアプリケーションの開発
▪ユーザーアプリケーションのデバッグと統合
▪優れた設計を可能にするためのベストプラクティス
コース名 | Vitisエンベデッドシステムソフトウエア開発 |
---|---|
ソフトウェアツール | Vitis 2020.1 |
ハードウェア | ZCU104 |
トレーニング期間 | 2日間 |
受講料 | 1名様 8TC or 107,800円(税込) |
受講対象者 | システムの設計と実装に関心のあるソフトウェア設計エンジニア ザイリンクス スタンドアロン ライブラリを使用したソフトウェア アプリケーションの開発とデバッグに関心のあるソフトウェア設計エンジニア |
受講要件 | ・一般的なデバッグ手法を含むCまたはC ++プログラミングの経験 ・デバイスドライバー、割り込みルーチン、スクリプトの作成と変更、ユーザーアプリケーション、ブートローダー操作などの組み込み処理システムの概念的な理解 |
コース内容 | エンベデッドソフトウェア開発の概要 ユーザーアプリケーションを構築するプロセスの概要を説明します。 エンベデッド UltraFast 設計手法 組み込み設計手法を構成するさまざまな要素の概要を説明します。 Zynq-7000 SoC アーキテクチャの概要 Zynq-7000SoCアーキテクチャの概要を説明します。 Zynq UltraScale+ MPSoC アーキテクチャの概要 ZynqUltraScale+ MPSoCアーキテクチャの概要を説明します。 Vitis ソフトウェア開発ツールの推進 デバッグ可能なC / C ++アプリケーションを生成するために必要な基本的な動作を紹介します。 システム デバッガー デバッガー実行の基本を説明し、最も一般的に使用されるデバッグコマンドを示します。 スタンドアロン ソフトウェア プラットフォーム開発とコーディングのサポート ドライバ、ドメイン、オペレーティングシステム、ライブラリを含む、下層のソフトウェア作成を支援するためにザイリンクスが提供するさまざまなソフトウェアコンポーネントやレイヤについて説明します。また、スタンドアロン環境でコーディングするときに利用できる基本的なサービス(ライブラリ)についても説明します。 スタンドアロン用の FAT ファイル システム スタンドアロン/ベアメタルライブラリからFATファイルシステム(FFS)を導入します。 FFSは、メモリ領域をファイルシステムに効果的に変換するためのドライバとユーティリティを提供します。 リンカースクリプトの使用 リンカースクリプトの目的と一般的な使用方法を説明します。 SDK から Vitis プラットフォームへの移行 既存のザイリンクスSDKプロジェクトからVitisソフトウェア開発プロジェクトへの移行方法を説明します。 割り込みの概要 割り込みの概念、基本的な用語、および一般的な実装を紹介します。 ソフトウェア割り込み: 書き込み 割り込みをサポートするときにソフトウェアコーダーが考慮しなければならない考慮事項の多くについて説明します。 オペレーティング システム: 概要と概念 オペレーティングシステムの概念を紹介し、オペレーティングシステムを機能させる一般的な方法を提供します。 Linux: ハイレベルの概要 Linuxオペレーティングシステムの簡単な歴史、およびその使用方法を紹介します。 Linux ソフトウェア アプリケーション開発の概要 アプリケーションに関連する、基盤となるLinuxシステムの重要な部分に注目します。 PetaLinux ツールの駆動 (演習のみ) PetaLinuxツールを使用してアプリケーションを構築するために必要な基本概念を紹介します。 Vitis IDE で Linux アプリケーションの構築 Linuxソフトウェア開発にザイリンクスVitisIDEツールを使用する方法を紹介します。 ブートの概要 ZynqSoCデバイスおよびMicroBlazeプロセッサでプロセッサの起動がどのように処理されるかについて主なポイントを説明します。 ソフトウェアプロファイルの概要 ユーザーアプリケーションをプロファイリングする目的と手法を紹介します。 デバイスドライバーの理解 デバイスドライバーの概念と、組み込みシステムでの使用方法について説明します。 カスタムデバイスドライバー カスタムデバイスドライバーを正常に作成する方法について説明します。 |
関連する資料 | ※Xilinx社のサイトへ移動します。 デザインハブ Vitis エンベデッド ソフトウェア開発 |