タイミングクロージャテクニックPart1

カテゴリ画像Courseへのリンク日程会場、受講料状況category開催月締切時間Flag
Vivado.pngVivado Design Suite でのタイミング制約と解析5月8日(水)
申込締切日：4/24
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1575FPGAデバイス&ツールコース2024年5月2024042417001
Vivado.pngVivado Design Suite でのタイミング クロージャ5月9日(木)
申込締切日：4/25
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1576FPGAデバイス&ツールコース2024年5月2024042517001
AdovancedMin2.pngVITISアクセラレーション開発5月14日(火)-15日(水)
申込締切日：5/1
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		開催中止アドバンスドコース2024年5月2024050117000
embe.pngZynq SoC エンベデッドシステム開発5月16日(木)-17日(金)
申込締切日：5/7
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1578エンベデッドコース2024年5月2024050717001
AdovancedMin2.pngZynq UltraScale+ MPSoC ハードウェアデザイン5月21日(火)
申込締切日：5/10
10:00~18:00		オンライン
TC：6TC
現金：¥66,000		1579アドバンスドコース2024年5月2024051017001
AdovancedMin2.pngKria KV260 入門5月22日(水)
申込締切日：5/13
13:00~18:00		新横浜(hdLab)
TC：8TC
※TCのみ		1580アドバンスドコース2024年5月2024051317001
CONN.pngPCI Express デザイン5月23日(木)-24日(金)
申込締切日：5/14
10:00~17:30		オンライン
TC：12TC
現金：¥132,000		1581高速インターフェイスコース2024年5月2024051417001
AdovancedMin2.pngKria KV260 Vision AI 5月28日(火)-29日(水)
申込締切日：5/17
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1582アドバンスドコース2024年5月2024051717001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級5月30日(木)-31日(金)
申込締切日：5/21
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1583FPGAデバイス&ツールコース2024年5月2024052117001
embe.pngEmbedded Systems Software Design Basic6月5日(水)-6日(木)
申込締切日：5/27
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1585エンベデッドコース2024年6月2024052717001
embe.pngEmbedded Systems Software Design OS6月7日(金)
申込締切日：5/29
10:00~18:00		新横浜(hdLab)
TC：6TC
現金：¥66,000		1586エンベデッドコース2024年6月2024052917001
Vivado.pngタイミングクロージャテクニックPart16月6日(木)
申込締切日：5/28
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1587FPGAデバイス&ツールコース2024年6月2024052817001
Vivado.pngタイミングクロージャテクニックPart26月7日(金)
申込締切日：5/29
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1588FPGAデバイス&ツールコース2024年6月2024052917001
Vivado.pngIP インテグレーターツールによる設計6月11日(火)
申込締切日：5/31
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1589FPGAデバイス&ツールコース2024年6月2024053117001
AdovancedMin2.pngOS and Hypervisors in Adaptive SoCs6月11日(火)-12日(水)
申込締切日：5/31
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1590アドバンスドコース2024年6月202405311700
AdovancedMin2.pngZynq UltraScale+ MPSoC Boot and Platform Management6月13日(木)-14日(金)
申込締切日：6/4
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1591アドバンスドコース2024年6月202406041700
embe.pngPetaLinuxツールを使用したエンベデッドデザイン6月18日(火)-19日(水)
申込締切日：6/7
10:00~18:00		新横浜(hdLab)
TC：8TC
現金：¥107,800		1592エンベデッドコース2024年6月202406071700
Vivado.pngVivado Design Suite でのFPGA設計導入6月20日(木)-21日(金)
申込締切日：6/11
10:00~17:30		新横浜(hdLab)
TC：8TC
現金：¥107,800		1593FPGAデバイス&ツールコース2024年6月202406111700
Vivado.pngVerification with SystemVerilog6月20日(木)-21日(金)
申込締切日：6/11
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1594FPGAデバイス&ツールコース2024年6月202406111700
embe.pngMigrating to the Vitis Unified IDE6月24日(月)
申込締切日：6/13
10:00~18:00		新横浜(hdLab)
TC：6TC
現金：¥66,000		1599エンベデッドコース2024年6月2024061317001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編6月25日(火)
申込締切日：6/14
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1595FPGAデバイス&ツールコース2024年6月202406141700
AdovancedMin2.pngVersal adaptive SoC: Quick Start6月26日(水)
申込締切日：6/17
10:00~18:00		オンライン
TC：6TC
現金：¥66,000		1598アドバンスドコース2024年6月2024061717001
AdovancedMin2.pngVitisAIプラットフォーム6月27日(木)-28日(金)
申込締切日：6/18
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1596アドバンスドコース2024年6月202406181700
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級6月27日(木)-28日(金)
申込締切日：6/18
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1597FPGAデバイス&ツールコース2024年6月202406181700
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門7月2日(火)
申込締切日：6/21
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1601FPGAデバイス&ツールコース2024年7月2024062117001
embe.pngARTYを使用したMicroBlaze開発入門7月3日(水)
申込締切日：6/24
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1602エンベデッドコース2024年7月2024062417001
Vivado.pngVivado Design Suite でのUltraFast設計手法7月4日(木)
申込締切日：6/25
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1603FPGAデバイス&ツールコース2024年7月2024062517001
Vivado.pngVivado Design Suite でのインプリメント手法7月5日(金)
申込締切日：6/26
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1604FPGAデバイス&ツールコース2024年7月2024062617001
DSP.pngVitis HLSを使った高位合成7月9日(火)-10日(水)
申込締切日：6/28
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1605DSPコース2024年7月2024062817001
embe.pngZynq SoC システムアーキテクチャ7月11日(木)-12日(金)
申込締切日：7/2
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1606エンベデッドコース2024年7月2024070217001
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション7月17日(水)
申込締切日：7/5
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1607FPGAデバイス&ツールコース2024年7月2024070517001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7月18日(木)-19日(金)
申込締切日：7/8
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1608FPGAデバイス&ツールコース2024年7月2024070817001
AdovancedMin2.pngKria KV260 入門7月19日(金)
申込締切日：7/9
13:00~18:00		新横浜(hdLab)
TC：8TC
（TCのみ）		1609アドバンスドコース2024年7月2024070917001
AdovancedMin2.pngZynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ7月23日(火)-24日(水)
申込締切日：7/11
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1610アドバンスドコース2024年7月2024071117001
Vivado.pngFPGA向けRTL設計スタイルガイドセミナー7月25日(木)-26日(金)
申込締切日：7/16
10:00~18:00		新横浜(hdLab)
TC：8TC
現金：¥107,800		1611FPGAデバイス&ツールコース2024年7月2024071617001
Vivado.pngVivado Design Suite でのFPGA設計導入7月30日(火)-31日(水)
申込締切日：7/19
10:00~17:30		オンライン
TC：8TC
現金：¥107,800		1612FPGAデバイス&ツールコース2024年7月2024071917001

UltraFast デザイン メソドロジーのタイミング クロージャ技術を適用し、デザインでタイミング クロージャを
実現する方法を学びます。

このコースでは次の点に重点を置きます。
Part1
・初期デザイン チェックを適用し、デザインのタイミング サマリーとメソドロジーレポートをレビューする
・ベースラインを使用してデザインがタイミング目標を満たしていることを検証し、ベースライン プロセスで
説明されているガイドラインを適用する
・セットアップおよびホールド違反の特定と解決
・デザインにおけるロジック遅延、ネット遅延、混雑の削減
Part2
・クロックスキューとクロックの不確実性の改善
・Pblock ベースおよびスーパー ロジック領域 (SLR) ベースの解析を実行して課題を特定し、タイミング クロージャを改善する
・QoR スコアを改善するために、さまざまな段階で結果の品質 (QoR) 評価を実行する
・インテリジェント デザイン ラン (IDR) を実装して、複雑なデザインの解析とタイミング クロージャを自動化する

【ご注意下さい】

　このコースはPart1およびPart2に分割してご提供します。
内容は詳細ページを確認してください。
全体を学びたい方はPart1+Part2を受講して下さい。
時間の無い方はPart1から受講し、余裕が出来たらPart2を受講して下さい。
Part2からの受講はお勧めしません。
コース名タイミングクロージャテクニックPart1
ソフトウェアツールVivado ML Edition 2021.2
ハードウェアArchitecture: UltraScale™ FPGAs and Versal® ACAPs
トレーニング期間1日間
受講料1名様　6TC or66,000円(税込)
受講対象者ソフトウェアおよびハードウェアの開発者、システム アーキテクト、および UltraFast 設計手法のタイミング クロージャ技術について学びたい方
受講要件 FPGA および SoC アーキテクチャと HDL コーディング技術の基礎知識
Vivado® の基本知識
コース内容Static Timing Analysis
§ クロッキングおよび静的タイミング解析 (STA) の概要
　クロック ゲーティング、静的タイミング解析、セットアップと
　ホールド スラックの基本について説明します。 {講義}

UltraFast Design Methodology Timing Closure
§ UltraFast 設計手法におけるタイミング クロージャの概要
　タイミング クロージャのための UltraFast デザイン手法の
　さまざまな段階の概要を説明します。 {講義}

Baselining
§ ベースライニング
　パフォーマンス ベースライン プロセスを示します。
　これは、デザインを段階的に制約し、タイミングを満たすための
　反復的なアプローチです。 {講義、演習}

Design Analysis and Optimization
§ セットアップおよびホールド違反の分析
　セットアップとホールド スラックとは何かを説明し、入力/出力セットアップと
　ホールド解析を実行する方法について説明します。 {講義}
§ ロジック遅延の削減
　通常のファブリック パスと専用ブロックおよびマクロ プリミティブを
　使用したパスを最適化する方法について説明します。 {講義}
§ ネット遅延の削減
　輻輳とネット遅延を軽減するためのさまざまな手法を検討します。 {講義、演習}