Versal Adaptive SoC:アーキテクチャ

カテゴリCourseへのリンク日程会場、受講料状況category開催月締切時間Flag
embe.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション随時オンデマンド
TC:12TC
現金:¥132,000
1MPSoC/SoMオンデマンド2035103117001
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ随時オンデマンド
TC:12TC
現金:¥132,000
2MPSoC/SoMオンデマンド2035103117001
Vivado.pngPCI Express デザイン随時オンデマンド
TC:12TC
現金:¥132,000
3FPGAとVivadoツールオンデマンド2035103117001
AdovancedMin2.pngVersal adaptive SoC: Quick Start随時オンデマンド
TC:6TC
現金:¥66,000
4Versal Adaptive SoCオンデマンド2035103117001
lang.pngVerification with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
lang.pngDesigning with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
eembe.pngVitis HLSを使った高位合成随時オンデマンド
TC:12TC
現金:¥132,000
7SoCとVitisツールオンデマンド2035103117001
embe.pngKria KV260 Vision AI 随時オンデマンド
TC:12TC
現金:¥132,000
8MPSoC/SoMオンデマンド2035103117001
Vivado.pngVivado Design Suite でのFPGA設計導入随時オンデマンド
TC:8TC
現金:¥107,800
9FPGAとVivadoツールオンデマンド2035103117001
eembe.pngMigrating to the Vitis Unified IDE6月3日(火)
申込締切日:5/23
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2035SoCとVitisツール2025年6月2025052317001
eembe.pngEmbedded Systems Software Design Basic6月4日(水)-5日(木)
申込締切日:5/26
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2036SoCとVitisツール2025年6月2025052617001
eembe.pngEmbedded Systems Software Design OS6月6日(金)
申込締切日:5/28
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2037SoCとVitisツール2025年6月2025052817001
Vivado.pngデザイン クロージャ テクニック デザイン&パワー6月5日(木)
申込締切日:5/27
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
開催中止FPGAとVivadoツール2025年6月2025052717000
Vivado.pngタイミングクロージャテクニックPart16月9日(月)
申込締切日:5/29
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2039FPGAとVivadoツール2025年6月2025052917001
Vivado.pngタイミングクロージャテクニックPart26月10日(火)
申込締切日:5/30
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2040FPGAとVivadoツール2025年6月2025053017001
eembe.pngVitis Model Composer6月10日(火)-11日(水)

10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
開催中止SoCとVitisツール2025年6月2025053017000
Vivado.pngIP インテグレーターツールによる設計6月11日(水)
申込締切日:6/2
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
開催中止FPGAとVivadoツール2025年6月2025060217000
eembe.pngPetaLinuxツールを使用したエンベデッドデザイン6月12日(木)-13日(金)
申込締切日:6/3
10:00~18:00
新横浜(hdLab)
TC:8TC
現金:¥107,800
満席SoCとVitisツール2025年6月2025060317001
Vivado.pngVivado Design Suite でのFPGA設計導入6月19日(木)-20日(金)
申込締切日:6/10
10:00~17:30
新横浜(hdLab)
TC:8TC
現金:¥107,800
2044FPGAとVivadoツール2025年6月2025061017001
lang.pngVerification with SystemVerilog6月19日(木)-20日(金)
申込締切日:6/10
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2045HDL言語と検証2025年6月2025061017001
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション6月23日(月)
申込締切日:6/12
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2050FPGAとVivadoツール2025年6月2025061217001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編6月24日(火)
申込締切日:6/13
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2046FPGAとVivadoツール2025年6月2025061317001
AdovancedMin2.pngVersal adaptive SoC: Quick Start6月25日(水)
申込締切日:6/16
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2047Versal Adaptive SoC2025年6月2025061617001
lang.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級6月26日(木)-27日(金)
申込締切日:6/17
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2048HDL言語と検証2025年6月2025061717001
eembe.pngVitisAIプラットフォーム6月26日(木)-27日(金)
申込締切日:6/17
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止SoCとVitisツール2025年6月2025061717000
Vivado.pngVivado Design Suite でのUltraFast設計手法7月1日(火)
申込締切日:6/20
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2052FPGAとVivadoツール2025年7月2025062017001
Vivado.pngVivado Design Suite でのインプリメント手法7月3日(木)
申込締切日:6/24
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2054FPGAとVivadoツール2025年7月2025062417001
eembe.pngVitis HLSを使った高位合成7月8日(火)-9日(水)
申込締切日:6/27
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2056SoCとVitisツール2025年7月2025062717001
eembe.pngZynq SoC システムアーキテクチャ7月10日(木)-11日(金)
申込締切日:7/1
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2057SoCとVitisツール2025年7月2025070117001
embe.pngZynq UltraScale+ MPSoC Boot and Platform Management7月15日(火)-16日(水)
申込締切日:7/4
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2058MPSoC/SoM2025年7月2025070417001
embe.pngOS and Hypervisors in Adaptive SoCs7月17日(木)-18日(金)
申込締切日:7/8
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2059MPSoC/SoM2025年7月2025070817001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7月17日(木)-18日(金)
申込締切日:7/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2060HDL言語と検証2025年7月2025070817001
lang.pngFPGA向けRTL設計スタイルガイドセミナー7月22日(火)-23日(水)
申込締切日:7/10
10:00~18:00
新横浜(hdLab)
TC:8TC
現金:¥107,800
2061HDL言語と検証2025年7月2025071017001
eembe.pngEmbedded Linux Development Using Yocto7月18日(金)
申込締切日:7/9
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2055SoCとVitisツール2025年7月2025070917001
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ7月23日(水)-24日(木)
申込締切日:7/11
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2062MPSoC/SoM2025年7月2025071117001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門7月24日(木)
申込締切日:7/14
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2063FPGAとVivadoツール2025年7月2025071417001
eembe.pngMigrating to the Vitis Unified IDE7月25日(金)
申込締切日:7/15
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2064SoCとVitisツール2025年7月2025071517001
embe.pngKria KV260 入門8月1日(金)
申込締切日:7/23
13:00~18:00
新横浜(hdLab)
TC:8TC
現金:TCのみ
2067MPSoC/SoM2025年8月2025072317001
eembe.pngソフト&ハード設計実装セミナー8月5日(火)
申込締切日:7/25
10:00~17:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2068SoCとVitisツール2025年8月2025072517001
Vivado.pngVivado Design Suite でのFPGA設計導入8月5日(火)-6日(水)
申込締切日:7/25
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
2069FPGAとVivadoツール2025年8月2025072517001
embe.pngZynq UltraScale+ MPSoCハードウェアデザイン8月5日(火)-6日(水)
申込締切日:7/25
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2070MPSoC/SoM2025年8月2025072517001
embe.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション8月7日(木)-8日(金)
申込締切日:7/29
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2071MPSoC/SoM2025年8月2025072917001
Vivado.pngVivado Design Suite でのタイミング制約と解析8月7日(木)
申込締切日:7/29
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2072FPGAとVivadoツール2025年8月2025072917001
Vivado.pngVivado Design Suite でのタイミング クロージャ8月8日(金)
申込締切日:7/30
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2073FPGAとVivadoツール2025年8月2025073017001
Vivado.pngIP インテグレーターツールによる設計8月19日(火)
申込締切日:8/7
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2074FPGAとVivadoツール2025年8月2025080717001
lang.pngDesigning with SystemVerilog8月21日(木)-22日(金)
申込締切日:8/12
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2075HDL言語と検証2025年8月2025081217001
Vivado.pngPCI Express デザイン8月21日(木)-22日(金)
申込締切日:8/12
10:00~17:30
オンライン
TC:12TC
現金:¥132,000
2076FPGAとVivadoツール2025年8月2025081217001
eembe.pngZynq SoC エンベデッドシステム開発8月26日(火)-27日(水)
申込締切日:8/15
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2077SoCとVitisツール2025年8月2025081517001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級8月28日(木)-29日(金)
申込締切日:8/19
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2078HDL言語と検証2025年8月2025081917001
embe.pngKria KV260 Vision AI 8月28日(木)-29日(金)
申込締切日:8/19
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2079MPSoC/SoM2025年8月2025081917001
AdovancedMin2.pngEmbedded Heterogeneous Design9月2日(火)-3日(水)
申込締切日:8/22
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2081Versal Adaptive SoC2025年9月2025082217001
AdovancedMin2.pngVersal adaptive SoC: Quick Start9月4日(木)
申込締切日:8/26
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2083Versal Adaptive SoC2025年9月2025082617001
AdovancedMin2.pngVersal AI Engine: Quick Start9月5日(金)
申込締切日:8/27
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2084Versal Adaptive SoC2025年9月2025082717001
eembe.pngMigrating to the Vitis Unified IDE9月9日(火)
申込締切日:8/29
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2085SoCとVitisツール2025年9月2025082917001
eembe.pngEmbedded Systems Software Design Basic9月10日(水)-11日(木)
申込締切日:9/1
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2086SoCとVitisツール2025年9月2025090117001
eembe.pngEmbedded Systems Software Design OS9月12日(金)
申込締切日:9/3
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2087SoCとVitisツール2025年9月2025090317001
AdovancedMin2.pngVersal adaptive SoC:アーキテクチャ9月9日(火)-10日(水)
申込締切日:8/29
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2088Versal Adaptive SoC2025年9月2025082917001
AdovancedMin2.pngVersal adaptive SoC:デザインメソドロジー9月11日(木)-12日(金)
申込締切日:9/2
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2089Versal Adaptive SoC2025年9月2025090217001
AdovancedMin2.pngVersal Adaptive SoC:ネットワーク オン チップ9月17日(水)
申込締切日:9/5
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2090Versal Adaptive SoC2025年9月2025090517001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編9月17日(水)
申込締切日:9/5
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2091FPGAとVivadoツール2025年9月2025090517001
lang.pngVerification with SystemVerilog9月18日(木)-19日(金)
申込締切日:9/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2092HDL言語と検証2025年9月2025090817001
Vivado.pngVivado Design Suite でのFPGA設計導入9月18日(木)-19日(金)
申込締切日:9/8
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
2093FPGAとVivadoツール2025年9月2025090817001
lang.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級9月18日(木)-19日(金)
申込締切日:9/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2094HDL言語と検証2025年9月2025090817001
eembe.pngVitisAIプラットフォーム9月24日(水)-25日(木)
申込締切日:9/10
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2095SoCとVitisツール2025年9月2025091017001
Vivado.pngデザイン クロージャ テクニック デザイン&パワー9月24日(水)
申込締切日:9/10
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2096FPGAとVivadoツール2025年9月2025091017001
Vivado.pngタイミングクロージャテクニックPart19月25日(木)
申込締切日:9/11
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2097FPGAとVivadoツール2025年9月2025091117001
Vivado.pngタイミングクロージャテクニックPart29月26日(金)
申込締切日:9/12
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2098FPGAとVivadoツール2025年9月2025091217001
AdovancedMin2.pngVersal Adaptive SoC Workshop【講義と演習】9月30日(火)
申込締切日:9/17
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2099Versal Adaptive SoC2025年9月2025091717001
AdovancedMin2.pngVersal Adaptive SoC Workshop【演習のみ】9月30日(火)
申込締切日:9/17
13:30~18:00
新横浜(hdLab)
TC:4TC
現金:¥44,000
2100Versal Adaptive SoC2025年9月2025091717001

本コースでは、Adaptable Engine、高速 I/O、クロッキング、Scalar Engine、Intelligent Engine、プログラマブル ネットワーク オン チップ (NoC) など、AMD Versal™ Adaptive SoC アーキテクチャのビルディング ブロックについて学びます。 また、最先端のメモリおよびインターフェイス テクノロジを使用して、あらゆるアプリケーションに強力な異種混合アクセラレーションを提供する方法についても学びます。
このコースの重点項目は次のとおりです。

▪ VersalアダプティブSoCのアーキテクチャの説明
▪ Versal アーキテクチャで利用可能なさまざまなエンジンと、それらのエンジンに含まれるリソースの説明
▪ ネットワークオンチップ(NoC)とAIエンジンのアーキテクチャの説明
▪ Versal アダプティブ SoC で利用可能なメモリ ソリューションとプログラミング インターフェイスの概要
▪ Versal アダプティブ SoC で利用可能な PCI Express® およびシリアル トランシーバー ソリューションの特定

【ご注意下さい】

このコースの説明は日本語で行いますが、テキストは英語となります。
従来の「Versal ACAP: アーキテクチャとメソドロジー1、2」は「アーキテクチャ」と「デザインメソドロジー」に分割されました。

コース名Versal Adaptive SoC:アーキテクチャ
ソフトウェアツール・Vivado ML Edition 2023.1
・Vitis unified software platform 2023.1
ハードウェア・Architecture: Versal adaptive SoC
・Demo board: Versal VCK190 Evaluation Platform
トレーニング期間2日間
受講料1名様 12TC or 132,000円(税込)
受講対象者ハードウエアエンジニア、ソフトウエアエンジニア、システムアーキテクト、DSPユーザー および Vesal Adaptive SoCデバイスの設計手法を学びたい方
受講要件・AMD FPGA およびアダプティブ SoC に関する基礎知識
・Vivado™ および Vitis™ ツールの基本的な知識
コース内容※テキストは全て英語です!
Day 1
・Introduction

Describes the need for Versal devices and offers an overview of the Versal portfolio. {Lecture}
・Architecture Overview
Provides a high-level overview of the Versal architecture, illustrating the various engines available in the Versal architecture. {Lecture}
・Design Tool Flow
Maps the various engines in the Versal architecture to the tools required and describes how to target them for final image assembly. {Lecture, Lab}
・Adaptable Engines (PL)
Describes the logic resources available in the Adaptable Engine. {Lecture}
・SelectIO Resources
Describes the I/O bank, SelectIO™ interface, and I/O delay features. {Lecture}
・Clocking Architecture
Discusses the clocking architecture, clock buffers, clock routing, clock management functions, and clock de-skew. {Lecture, Lab}
・Processing System
Reviews the ArmR CortexR-A72 processor APU and Cortex-R5 processor RPU that form the Scalar Engine. The platform management controller (PMC), processing system manager (PSM), I/O peripherals, and PS-PL interfaces are also covered. {Lecture}
・PMC and Boot and Configuration
Describes the platform management controller, platform loader and manager (PLM) software and boot and configuration. {Lecture, Lab}
・System Interrupts
Discusses the different system interrupts and interrupt controllers. {Lecture}
Day 2
・Timers, Counters, and RTC
Provides an overview of timers and counters, including the system counter, triple timer counter (TTC), watchdog timer, and real-time clock (RTC). {Lecture}
・DSP Engine
Describes the DSP58 slice and compares the DSP58 slice with the DSP48 slice. DSP58 modes are also covered in detail. {Lecture, Lab}
・AI Engine
Discusses the AI Engine array architecture, terminology, and AIE interfaces. {Lecture, Lab}
・NoC Introduction and Concepts
Covers the reasons to use the network on chip, its basic elements, and common terminology. {Lecture, Lab}
・Memory Solutions
Describes the available memory resources, such as block RAM, UltraRAM, LUTRAM, embedded memory, OCM, and DDR. The integrated memory controllers are also covered. {Lecture}
・Programming Interfaces
Reviews the various programming interfaces in the Versal device. {Lecture}
・PCI Express & CCIX
Provides an overview of the CCIX PCIe module and describes the PL and CPM PCIe blocks. {Lecture, Lab}
・Serial Transceivers
Describes the transceivers in the Versal device. {Lecture}
・System Migration
Compares the various functional blocks of the Versal devices to previous-generation devices. Describes the migration of designs from the UltraScale™ and UltraScale+™ architectures to the Versal architecture. {Lecture}