Versal Adaptive SoC:アーキテクチャ

カテゴリCourseへのリンク日程会場、受講料状況category開催月締切時間Flag
embe.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション随時オンデマンド
TC:12TC
現金:¥132,000
1MPSoC/SoMオンデマンド2035103117001
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ随時オンデマンド
TC:12TC
現金:¥132,000
2MPSoC/SoMオンデマンド2035103117001
Vivado.pngPCI Express デザイン随時オンデマンド
TC:12TC
現金:¥132,000
3FPGAとVivadoツールオンデマンド2035103117001
AdovancedMin2.pngVersal adaptive SoC: Quick Start随時オンデマンド
TC:6TC
現金:¥66,000
4Versal Adaptive SoCオンデマンド2035103117001
lang.pngVerification with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
lang.pngDesigning with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
eembe.pngVitis HLSを使った高位合成随時オンデマンド
TC:12TC
現金:¥132,000
7SoCとVitisツールオンデマンド2035103117001
embe.pngKria KV260 Vision AI 随時オンデマンド
TC:12TC
現金:¥132,000
8MPSoC/SoMオンデマンド2035103117001
Vivado.pngVivado Design Suite でのFPGA設計導入随時オンデマンド
TC:8TC
現金:¥107,800
9FPGAとVivadoツールオンデマンド2035103117001
embe.pngZynq UltraScale+ MPSoC Boot and Platform Management随時オンデマンド
TC:12TC
現金:¥132,000
10MPSoC/SoMオンデマンド2035103117001
AdovancedMin2.pngEmbedded Heterogeneous Design随時オンデマンド
TC:12TC
現金:¥132,000
11Versal Adaptive SoCオンデマンド2035103117001
eembe.pngVitis Model Composer随時オンデマンド
TC:12TC
現金:¥132,000
12SoCとVitisツールオンデマンド2035103117001
Vivado.pngIP インテグレーターツールによる設計随時オンデマンド
TC:6TC
現金:¥66,000
13FPGAとVivadoツールオンデマンド2035103117001
embe.pngZynq UltraScale+ MPSoC ハードウェアデザイン随時オンデマンド
TC:12TC
現金:¥132,000
14MPSoC/SoMオンデマンド2035103117001
eembe.pngPetaLinuxツールを使用したエンベデッドデザイン随時オンデマンド
TC:8TC
現金:¥107,800
15SoCとVitisツールオンデマンド2035103117001
Vivado.pngVivado Design Suite でのUltraFast設計手法随時オンデマンド
TC:4TC
現金:¥53,900
16FPGAとVivadoツールオンデマンド2035103117001
Vivado.pngSpartan UltraScale+ FPGA: Architecture2月3日(火)-4日(水)
申込締切日:1/23
10:00~17:30
オンライン
TC:12TC
現金:¥132,000
開催中止FPGAとVivadoツール2026年2月2026012317000
embe.pngZynq UltraScale+ MPSoC ハードウェアデザイン2月3日(火)-4日(水)
申込締切日:1/23
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止MPSoC/SoM2026年2月2026012317000
Vivado.pngVivado Design Suite でのタイミング制約と解析2月5日(木)
申込締切日:1/27
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2176FPGAとVivadoツール2026年2月2026012717001
Vivado.pngVivado Design Suite でのタイミング クロージャ2月6日(金)
申込締切日:1/28
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2177FPGAとVivadoツール2026年2月2026012817001
lang.pngDesigning with SystemVerilog2月9日(月)-10日(火)
申込締切日:1/29
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
開催中止HDL言語と検証2026年2月2026012917000
eembe.pngソフト&ハード システム設計セミナー2月9日(月)-10日(火)
申込締切日:1/29
10:00~17:00
オンライン
TC:16TC
現金:¥176,000
2179SoCとVitisツール2026年2月2026012917001
eembe.pngZYBOを使ったカラーバー発生回路作成2月10日(火)
申込締切日:1/30
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
開催中止SoCとVitisツール2026年2月2026013017000
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級2月12日(木)-13日(金)
申込締切日:2/2
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2181HDL言語と検証2026年2月2026020217001
eembe.pngVitis Model Composer2月12日(木)-13日(金)
申込締切日:2/2
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止SoCとVitisツール2026年2月2026020217000
eembe.pngZynq SoC システムアーキテクチャ2月17日(火)-18日(水)
申込締切日:2/5
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2184SoCとVitisツール2026年2月2026020517001
Vivado.pngPCI Express デザイン2月19日(木)-20日(金)
申込締切日:2/9
10:00~17:30
オンライン
TC:12TC
現金:¥132,000
開催中止FPGAとVivadoツール2026年2月2026020917000
Vivado.pngVivado Design Suite ツールフロー2月19日(木)
申込締切日:2/9
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
開催中止FPGAとVivadoツール2026年2月2026020917000
AdovancedMin2.pngVersal adaptive SoC: Quick Start2月25日(水)
申込締切日:2/13
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
開催中止Versal Adaptive SoC2026年2月2026021317000
AdovancedMin2.pngEmbedded Heterogeneous Design2月26日(木)-27日(金)
申込締切日:2/16
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止Versal Adaptive SoC2026年2月2026021617000
Vivado.pngデザイン クロージャ テクニック デザイン&パワー3月3日(火)
申込締切日:2/19
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
開催中止FPGAとVivadoツール2026年3月2026021917000
AdovancedMin2.pngVersal AI Engine 1: アーキテクチャとデザインフロー3月3日(火)-4日(水)
申込締切日:2/19
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止Versal Adaptive SoC2026年3月2026021917000
eembe.pngEmbedded Systems Software Design Basic3月3日(火)-4日(水)
申込締切日:2/19
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
開催中止SoCとVitisツール2026年3月2026021917000
eembe.pngEmbedded Systems Software Design OS3月5日(木)
申込締切日:2/24
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2193SoCとVitisツール2026年3月2026022417001
AdovancedMin2.pngVersal adaptive SoC:アーキテクチャ3月5日(木)-6日(金)
申込締切日:2/24
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止Versal Adaptive SoC2026年3月2026022417000
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門3月6日(金)
申込締切日:2/25
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2195FPGAとVivadoツール2026年3月2026022517001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編3月10日(火)
申込締切日:2/27
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2196FPGAとVivadoツール2026年3月2026022717001
eembe.pngMigrating to the Vitis Unified IDE3月11日(水)
申込締切日:3/2
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2197SoCとVitisツール2026年3月2026030217001
embe.pngOS and Hypervisors in Adaptive SoCs3月12日(木)-13日(金)
申込締切日:3/3
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2198MPSoC/SoM2026年3月2026030317001
Vivado.pngタイミングクロージャテクニックPart13月12日(木)
申込締切日:3/3
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2199FPGAとVivadoツール2026年3月2026030317001
Vivado.pngタイミングクロージャテクニックPart23月13日(金)
申込締切日:3/4
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2200FPGAとVivadoツール2026年3月2026030417001
lang.pngVerification with SystemVerilog3月16日(月)-17日(火)
申込締切日:3/5
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2201HDL言語と検証2026年3月2026030517001
eembe.pngZynq SoC エンベデッドシステム開発3月16日(月)-17日(火)
申込締切日:3/5
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2202SoCとVitisツール2026年3月2026030517001
Vivado.pngVivado Design Suite でのFPGA設計導入3月18日(水)-19日(木)
申込締切日:3/9
10:00~17:30
新横浜(hdLab)
TC:8TC
現金:¥107,800
2203FPGAとVivadoツール2026年3月2026030917001
lang.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級3月18日(水)-19日(木)
申込締切日:3/9
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2204HDL言語と検証2026年3月2026030917001
eembe.pngソフト&ハード設計実装セミナー3月23日(月)
申込締切日:3/11
10:00~17:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2205SoCとVitisツール2026年3月2026031117001
embe.pngKria KV260 入門3月24日(火)
申込締切日:3/12
13:00~18:00
新横浜(hdLab)
TC:8TC
現金:TCのみ
2206MPSoC/SoM2026年3月2026031217001
AdovancedMin2.pngVersal adaptive SoC:デザインメソドロジーPart13月24日(火)-25日(水)
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止Versal Adaptive SoC2026年3月2026031217000
AdovancedMin2.pngVersal adaptive SoC:デザインメソドロジーPart23月26日(木)
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
開催中止Versal Adaptive SoC2026年3月2026031617000
AdovancedMin2.pngVersal Adaptive SoC:ネットワーク オン チップ3月27日(金)
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
開催中止Versal Adaptive SoC2026年3月2026031717000
embe.pngZynq UltraScale+ MPSoC Boot and Platform Management3月30日(月)-31日(火)
申込締切日:3/18
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2210MPSoC/SoM2026年3月2026031817001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門4月7日(火)
申込締切日:3/27
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2212FPGAとVivadoツール2026年4月2026032717001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級4月7日(火)-8日(水)
申込締切日:3/27
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2213HDL言語と検証2026年4月2026032717001
Vivado.pngVivado Design Suite でのUltraFast設計手法4月9日(木)
申込締切日:3/31
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2214FPGAとVivadoツール2026年4月2026033117001
eembe.pngVitis HLSを使った高位合成4月9日(木)-10日(金)
申込締切日:3/31
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2215SoCとVitisツール2026年4月2026033117001
eembe.pngZynq SoC システムアーキテクチャ4月14日(火)-15日(水)
申込締切日:4/3
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2216SoCとVitisツール2026年4月2026040317001
eembe.pngARTYを使用したMicroBlaze-v開発入門4月15日(水)
申込締切日:4/6
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2217SoCとVitisツール2026年4月2026040617001
Vivado.pngVivado Design Suite でのインプリメント手法4月16日(木)
申込締切日:4/7
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2218FPGAとVivadoツール2026年4月2026040717001
Vivado.pngVivado Design Suite でのFPGA設計導入4月20日(月)-21日(火)
申込締切日:4/9
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
2219FPGAとVivadoツール2026年4月2026040917001
eembe.pngYoctoを使用した組み込みLinux開発4月22日(水)
申込締切日:4/13
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2220SoCとVitisツール2026年4月2026041317001
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ4月23日(木)-24日(金)
申込締切日:4/14
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2221MPSoC/SoM2026年4月2026041417001
lang.pngFPGA向けRTL設計スタイルガイドセミナー4月23日(木)-24日(金)
申込締切日:4/14
10:00~18:00
新横浜(hdLab)
TC:8TC
現金:¥107,800
2222HDL言語と検証2026年4月2026041417001

本コースでは、Adaptable Engine、高速 I/O、クロッキング、Scalar Engine、Intelligent Engine、プログラマブル ネットワーク オン チップ (NoC) など、AMD Versal™ Adaptive SoC アーキテクチャのビルディング ブロックについて学びます。 また、最先端のメモリおよびインターフェイス テクノロジを使用して、あらゆるアプリケーションに強力な異種混合アクセラレーションを提供する方法についても学びます。
このコースの重点項目は次のとおりです。

▪ VersalアダプティブSoCのアーキテクチャの説明
▪ Versal アーキテクチャで利用可能なさまざまなエンジンと、それらのエンジンに含まれるリソースの説明
▪ ネットワークオンチップ(NoC)とAIエンジンのアーキテクチャの説明
▪ Versal アダプティブ SoC で利用可能なメモリ ソリューションとプログラミング インターフェイスの概要
▪ Versal アダプティブ SoC で利用可能な PCI Express® およびシリアル トランシーバー ソリューションの特定

【ご注意下さい】

このコースの説明は日本語で行いますが、テキストは英語となります。
従来の「Versal ACAP: アーキテクチャとメソドロジー1、2」は「アーキテクチャ」と「デザインメソドロジー」に分割されました。

コース名Versal Adaptive SoC:アーキテクチャ
ソフトウェアツール・Vivado ML Edition 2023.1
・Vitis unified software platform 2023.1
ハードウェア・Architecture: Versal adaptive SoC
・Demo board: Versal VCK190 Evaluation Platform
トレーニング期間2日間
受講料1名様 12TC or 132,000円(税込)
受講対象者ハードウエアエンジニア、ソフトウエアエンジニア、システムアーキテクト、DSPユーザー および Vesal Adaptive SoCデバイスの設計手法を学びたい方
受講要件・AMD FPGA およびアダプティブ SoC に関する基礎知識
・Vivado™ および Vitis™ ツールの基本的な知識
コース内容※テキストは全て英語です!
Day 1
・Introduction

Describes the need for Versal devices and offers an overview of the Versal portfolio. {Lecture}
・Architecture Overview
Provides a high-level overview of the Versal architecture, illustrating the various engines available in the Versal architecture. {Lecture}
・Design Tool Flow
Maps the various engines in the Versal architecture to the tools required and describes how to target them for final image assembly. {Lecture, Lab}
・Adaptable Engines (PL)
Describes the logic resources available in the Adaptable Engine. {Lecture}
・SelectIO Resources
Describes the I/O bank, SelectIO™ interface, and I/O delay features. {Lecture}
・Clocking Architecture
Discusses the clocking architecture, clock buffers, clock routing, clock management functions, and clock de-skew. {Lecture, Lab}
・Processing System
Reviews the ArmR CortexR-A72 processor APU and Cortex-R5 processor RPU that form the Scalar Engine. The platform management controller (PMC), processing system manager (PSM), I/O peripherals, and PS-PL interfaces are also covered. {Lecture}
・PMC and Boot and Configuration
Describes the platform management controller, platform loader and manager (PLM) software and boot and configuration. {Lecture, Lab}
・System Interrupts
Discusses the different system interrupts and interrupt controllers. {Lecture}
Day 2
・Timers, Counters, and RTC
Provides an overview of timers and counters, including the system counter, triple timer counter (TTC), watchdog timer, and real-time clock (RTC). {Lecture}
・DSP Engine
Describes the DSP58 slice and compares the DSP58 slice with the DSP48 slice. DSP58 modes are also covered in detail. {Lecture, Lab}
・AI Engine
Discusses the AI Engine array architecture, terminology, and AIE interfaces. {Lecture, Lab}
・NoC Introduction and Concepts
Covers the reasons to use the network on chip, its basic elements, and common terminology. {Lecture, Lab}
・Memory Solutions
Describes the available memory resources, such as block RAM, UltraRAM, LUTRAM, embedded memory, OCM, and DDR. The integrated memory controllers are also covered. {Lecture}
・Programming Interfaces
Reviews the various programming interfaces in the Versal device. {Lecture}
・PCI Express & CCIX
Provides an overview of the CCIX PCIe module and describes the PL and CPM PCIe blocks. {Lecture, Lab}
・Serial Transceivers
Describes the transceivers in the Versal device. {Lecture}
・System Migration
Compares the various functional blocks of the Versal devices to previous-generation devices. Describes the migration of designs from the UltraScale™ and UltraScale+™ architectures to the Versal architecture. {Lecture}