Versal Adaptive SoC:アーキテクチャ
カテゴリ | Courseへのリンク | 日程 | 会場、受講料 | 状況 | category | 開催月 | 締切時間 | Flag |
---|---|---|---|---|---|---|---|---|
embe.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 1 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
embe.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 2 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
Vivado.png | PCI Express デザイン | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 3 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
AdovancedMin2.png | Versal adaptive SoC: Quick Start | 随時 | オンデマンド TC:6TC 現金:¥66,000 | 4 | Versal Adaptive SoC | オンデマンド | 203510311700 | 1 |
lang.png | Verification with SystemVerilog | 随時 | オンデマンド TC:8TC 現金:¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
lang.png | Designing with SystemVerilog | 随時 | オンデマンド TC:8TC 現金:¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
eembe.png | Vitis HLSを使った高位合成 | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 7 | SoCとVitisツール | オンデマンド | 203510311700 | 1 |
embe.png | Kria KV260 Vision AI | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 8 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 随時 | オンデマンド TC:8TC 現金:¥107,800 | 9 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
AdovancedMin2.png | Versal adaptive SoC: Quick Start | 3月4日(火) 申込締切日:2/20 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 1725 | Versal Adaptive SoC | 2025年3月 | 202502201700 | 1 |
eembe.png | Embedded Systems Software Design Basic | 3月4日(火)-5日(水) 申込締切日:2/20 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 開催中止 | SoCとVitisツール | 2025年3月 | 202502201700 | 0 |
eembe.png | PetaLinuxツールを使用したエンベデッドデザイン | 3月5日(水)-6日(木) 申込締切日:2/21 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 開催中止 | SoCとVitisツール | 2025年3月 | 202502211700 | 0 |
eembe.png | Embedded Systems Software Design OS | 3月6日(木) 申込締切日:2/25 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 開催中止 | SoCとVitisツール | 2025年3月 | 202502251700 | 0 |
eembe.png | Migrating to the Vitis Unified IDE | 3月7日(金) 申込締切日:2/26 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 1729 | SoCとVitisツール | 2025年3月 | 202502261700 | 1 |
embe.png | OS and Hypervisors in Adaptive SoCs | 3月11日(火)-12日(水) | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 開催中止 | MPSoC/SoM | 2025年3月 | 202502281700 | 0 |
embe.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 3月13日(木)-14日(金) 申込締切日:3/4 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 開催中止 | MPSoC/SoM | 2025年3月 | 202503041700 | 0 |
Vivado.png | タイミングクロージャテクニックPart1 | 3月13日(木) 申込締切日:3/4 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 1732 | FPGAとVivadoツール | 2025年3月 | 202503041700 | 1 |
Vivado.png | タイミングクロージャテクニックPart2 | 3月14日(金) 申込締切日:3/5 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 1733 | FPGAとVivadoツール | 2025年3月 | 202503051700 | 1 |
Vivado.png | Vivado ロジック解析を使用したデバッグ 基礎編 | 3月18日(火) 申込締切日:3/7 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 満席 | FPGAとVivadoツール | 2025年3月 | 202503071700 | 1 |
lang.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 3月18日(火)-19日(水) 申込締切日:3/7 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1735 | HDL言語と検証 | 2025年3月 | 202503071700 | 1 |
lang.png | Verification with SystemVerilog | 3月18日(火)-19日(水) 申込締切日:3/7 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1736 | HDL言語と検証 | 2025年3月 | 202503071700 | 1 |
embe.png | Kria KV260 入門 | 3月19日(水) 申込締切日:3/10 13:00~18:00 | 新横浜(hdLab) TC:8TC (TCのみ) | 満席 | MPSoC/SoM | 2025年3月 | 202503101700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 3月24日(月)-25日(火) 申込締切日:3/12 10:00~17:30 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 1738 | FPGAとVivadoツール | 2025年3月 | 202503121700 | 1 |
embe.png | Embedded Heterogeneous Design | 3月25日(火)-26日(水) 申込締切日:3/13 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | MPSoC/SoM | 2025年3月 | 202503131700 | 0 |
eembe.png | VitisAIプラットフォーム | 3月27日(木)-28日(金) | オンライン TC:12TC 現金:¥132,000 | 開催中止 | SoCとVitisツール | 2025年3月 | 202503171700 | 0 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 4月3日(木)-4日(金) 申込締切日:3/25 10:00~17:30 | オンライン TC:8TC 現金:¥107,800 | 開催中止 | FPGAとVivadoツール | 2025年4月 | 202503251700 | 0 |
Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 4月8日(火) 申込締切日:3/28 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 開催中止 | FPGAとVivadoツール | 2025年4月 | 202503281700 | 0 |
eembe.png | ARTYを使用したMicroBlaze開発入門 | 4月9日(水) 申込締切日:3/31 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 2013 | SoCとVitisツール | 2025年4月 | 202503311700 | 1 |
lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 4月9日(水)-10日(木) 申込締切日:3/31 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2014 | HDL言語と検証 | 2025年4月 | 202503311700 | 1 |
Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 4月10日(木) 申込締切日:4/1 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 2015 | FPGAとVivadoツール | 2025年4月 | 202504011700 | 1 |
eembe.png | Vitis HLSを使った高位合成 | 4月15日(火)-16日(水) 申込締切日:4/4 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2016 | SoCとVitisツール | 2025年4月 | 202504041700 | 1 |
eembe.png | Zynq SoC システムアーキテクチャ | 4月17日(木)-18日(金) 申込締切日:4/8 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2017 | SoCとVitisツール | 2025年4月 | 202504081700 | 1 |
Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 4月22日(火) 申込締切日:4/11 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 2018 | FPGAとVivadoツール | 2025年4月 | 202504111700 | 1 |
eembe.png | PetaLinuxツールを使用したエンベデッドデザイン | 4月22日(火)-23日(水) 申込締切日:4/11 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2022 | SoCとVitisツール | 2025年4月 | 202504111700 | 1 |
Vivado.png | Vivado Design Suite でのインプリメント手法 | 4月24日(木) 申込締切日:4/15 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 2019 | FPGAとVivadoツール | 2025年4月 | 202504151700 | 1 |
embe.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 4月24日(木)-25日(金) 申込締切日:4/15 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2020 | MPSoC/SoM | 2025年4月 | 202504151700 | 1 |
lang.png | FPGA向けRTL設計スタイルガイドセミナー | 4月24日(木)-25日(金) 申込締切日:4/15 10:00~18:00 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 2021 | HDL言語と検証 | 2025年4月 | 202504151700 | 1 |
eembe.png | ソフト&ハード設計実装セミナー | 5月13日(火) 申込締切日:4/30 10:00~17:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2023 | SoCとVitisツール | 2025年5月 | 202504301700 | 1 |
AdovancedMin2.png | Embedded Heterogeneous Design | 5月13日(火)-14日(水) 申込締切日:4/30 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2024 | Versal Adaptive SoC | 2025年5月 | 202504301700 | 1 |
embe.png | Kria KV260 入門 | 5月20日(火) 申込締切日:5/9 13:00~18:00 | 新横浜(hdLab) TC:8TC (TCのみ) | 2025 | MPSoC/SoM | 2025年5月 | 202505091700 | 1 |
embe.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 5月20日(火)-21日(水) 申込締切日:5/9 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2026 | MPSoC/SoM | 2025年5月 | 202505091700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 5月20日(火) 申込締切日:5/9 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 2027 | FPGAとVivadoツール | 2025年5月 | 202505091700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング クロージャ | 5月22日(木) 申込締切日:5/13 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 2028 | FPGAとVivadoツール | 2025年5月 | 202505131700 | 1 |
Vivado.png | PCI Express デザイン | 5月22日(木)-23日(金) 申込締切日:5/13 10:00~17:30 | オンライン TC:12TC 現金:¥132,000 | 2029 | FPGAとVivadoツール | 2025年5月 | 202505131700 | 1 |
embe.png | Kria KV260 Vision AI | 5月27日(火)-28日(水) 申込締切日:5/16 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2031 | MPSoC/SoM | 2025年5月 | 202505161700 | 1 |
eembe.png | Zynq SoC エンベデッドシステム開発 | 5月29日(木)-30日(金) 申込締切日:5/20 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2032 | SoCとVitisツール | 2025年5月 | 202505201700 | 1 |
lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 5月29日(木)-30日(金) 申込締切日:5/20 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2033 | HDL言語と検証 | 2025年5月 | 202505201700 | 1 |
eembe.png | Migrating to the Vitis Unified IDE | 6月3日(火) 申込締切日:5/23 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2035 | SoCとVitisツール | 2025年6月 | 202505231700 | 1 |
eembe.png | Embedded Systems Software Design Basic | 6月4日(水)-5日(木) 申込締切日:5/26 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 2036 | SoCとVitisツール | 2025年6月 | 202505261700 | 1 |
eembe.png | Embedded Systems Software Design OS | 6月6日(金) 申込締切日:5/28 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2037 | SoCとVitisツール | 2025年6月 | 202505281700 | 1 |
Vivado.png | デザイン クロージャ テクニック デザイン&パワー | 6月5日(木) 申込締切日:5/27 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2038 | FPGAとVivadoツール | 2025年6月 | 202505271700 | 1 |
Vivado.png | タイミングクロージャテクニックPart1 | 6月9日(月) 申込締切日:5/29 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 2039 | FPGAとVivadoツール | 2025年6月 | 202505291700 | 1 |
Vivado.png | タイミングクロージャテクニックPart2 | 6月10日(火) 申込締切日:5/30 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 2040 | FPGAとVivadoツール | 2025年6月 | 202505301700 | 1 |
eembe.png | Vitis Model Composer | 6月10日(火)-11日(水) 申込締切日:5/30 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 2041 | SoCとVitisツール | 2025年6月 | 202505301700 | 1 |
Vivado.png | IP インテグレーターツールによる設計 | 6月11日(水) 申込締切日:6/2 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 2042 | FPGAとVivadoツール | 2025年6月 | 202506021700 | 1 |
eembe.png | PetaLinuxツールを使用したエンベデッドデザイン | 6月12日(木)-13日(金) 申込締切日:6/3 10:00~18:00 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 2043 | SoCとVitisツール | 2025年6月 | 202506031700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 6月19日(木)-20日(金) 申込締切日:6/10 10:00~17:30 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 2044 | FPGAとVivadoツール | 2025年6月 | 202506101700 | 1 |
lang.png | Verification with SystemVerilog | 6月19日(木)-20日(金) 申込締切日:6/10 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2045 | HDL言語と検証 | 2025年6月 | 202506101700 | 1 |
Vivado.png | Vivado ロジック解析を使用したデバッグ 基礎編 | 6月24日(火) 申込締切日:6/13 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 2046 | FPGAとVivadoツール | 2025年6月 | 202506131700 | 1 |
AdovancedMin2.png | Versal adaptive SoC: Quick Start | 6月25日(水) 申込締切日:6/16 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2047 | Versal Adaptive SoC | 2025年6月 | 202506161700 | 1 |
lang.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 6月26日(木)-27日(金) 申込締切日:6/17 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2048 | HDL言語と検証 | 2025年6月 | 202506171700 | 1 |
eembe.png | VitisAIプラットフォーム | 6月26日(木)-27日(金) 申込締切日:6/17 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2049 | SoCとVitisツール | 2025年6月 | 202506171700 | 1 |
本コースでは、Adaptable Engine、高速 I/O、クロッキング、Scalar Engine、Intelligent Engine、プログラマブル ネットワーク オン チップ (NoC) など、AMD Versal™ Adaptive SoC アーキテクチャのビルディング ブロックについて学びます。 また、最先端のメモリおよびインターフェイス テクノロジを使用して、あらゆるアプリケーションに強力な異種混合アクセラレーションを提供する方法についても学びます。
このコースの重点項目は次のとおりです。
▪ VersalアダプティブSoCのアーキテクチャの説明
▪ Versal アーキテクチャで利用可能なさまざまなエンジンと、それらのエンジンに含まれるリソースの説明
▪ ネットワークオンチップ(NoC)とAIエンジンのアーキテクチャの説明
▪ Versal アダプティブ SoC で利用可能なメモリ ソリューションとプログラミング インターフェイスの概要
▪ Versal アダプティブ SoC で利用可能な PCI Express® およびシリアル トランシーバー ソリューションの特定
【ご注意下さい】
このコースの説明は日本語で行いますが、テキストは英語となります。
従来の「Versal ACAP: アーキテクチャとメソドロジー1、2」は「アーキテクチャ」と「デザインメソドロジー」に分割されました。
コース名 | Versal Adaptive SoC:アーキテクチャ |
---|---|
ソフトウェアツール | ・Vivado ML Edition 2023.1 ・Vitis unified software platform 2023.1 |
ハードウェア | ・Architecture: Versal adaptive SoC ・Demo board: Versal VCK190 Evaluation Platform |
トレーニング期間 | 2日間 |
受講料 | 1名様 12TC or 132,000円(税込) |
受講対象者 | ハードウエアエンジニア、ソフトウエアエンジニア、システムアーキテクト、DSPユーザー および Vesal Adaptive SoCデバイスの設計手法を学びたい方 |
受講要件 | ・AMD FPGA およびアダプティブ SoC に関する基礎知識 ・Vivado™ および Vitis™ ツールの基本的な知識 |
コース内容 | ※テキストは全て英語です! Day 1 ・Introduction Describes the need for Versal devices and offers an overview of the Versal portfolio. {Lecture} ・Architecture Overview Provides a high-level overview of the Versal architecture, illustrating the various engines available in the Versal architecture. {Lecture} ・Design Tool Flow Maps the various engines in the Versal architecture to the tools required and describes how to target them for final image assembly. {Lecture, Lab} ・Adaptable Engines (PL) Describes the logic resources available in the Adaptable Engine. {Lecture} ・SelectIO Resources Describes the I/O bank, SelectIO™ interface, and I/O delay features. {Lecture} ・Clocking Architecture Discusses the clocking architecture, clock buffers, clock routing, clock management functions, and clock de-skew. {Lecture, Lab} ・Processing System Reviews the ArmR CortexR-A72 processor APU and Cortex-R5 processor RPU that form the Scalar Engine. The platform management controller (PMC), processing system manager (PSM), I/O peripherals, and PS-PL interfaces are also covered. {Lecture} ・PMC and Boot and Configuration Describes the platform management controller, platform loader and manager (PLM) software and boot and configuration. {Lecture, Lab} ・System Interrupts Discusses the different system interrupts and interrupt controllers. {Lecture} Day 2 ・Timers, Counters, and RTC Provides an overview of timers and counters, including the system counter, triple timer counter (TTC), watchdog timer, and real-time clock (RTC). {Lecture} ・DSP Engine Describes the DSP58 slice and compares the DSP58 slice with the DSP48 slice. DSP58 modes are also covered in detail. {Lecture, Lab} ・AI Engine Discusses the AI Engine array architecture, terminology, and AIE interfaces. {Lecture, Lab} ・NoC Introduction and Concepts Covers the reasons to use the network on chip, its basic elements, and common terminology. {Lecture, Lab} ・Memory Solutions Describes the available memory resources, such as block RAM, UltraRAM, LUTRAM, embedded memory, OCM, and DDR. The integrated memory controllers are also covered. {Lecture} ・Programming Interfaces Reviews the various programming interfaces in the Versal device. {Lecture} ・PCI Express & CCIX Provides an overview of the CCIX PCIe module and describes the PL and CPM PCIe blocks. {Lecture, Lab} ・Serial Transceivers Describes the transceivers in the Versal device. {Lecture} ・System Migration Compares the various functional blocks of the Versal devices to previous-generation devices. Describes the migration of designs from the UltraScale™ and UltraScale+™ architectures to the Versal architecture. {Lecture} |