Embedded Heterogeneous Design

カテゴリCourseへのリンク日程会場、受講料状況category開催月締切時間Flag
Vivado.pngPCI Express デザイン随時オンデマンド
TC：12TC
現金：¥132,000		3高速インターフェイスコース2024年6月2024093017001
eembe.pngEmbedded Systems Software Design Basic9月2日(月)-3日(火)
申込締切日：8/22
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1627SoCとVitisツール2024年9月2024082217001
eembe.pngVersal adaptive SoC: Quick Start9月3日(火)
申込締切日：8/23
10:00~18:00		オンライン
TC：6TC
現金：¥66,000		1629SoCとVitisツール2024年9月2024082317001
embe.pngEmbedded Systems Software Design OS9月4日(水)
申込締切日：8/26
10:00~18:00		新横浜(hdLab)
TC：6TC
現金：¥66,000		1628MPSoC/SoM2024年9月2024082617001
eembe.pngPetaLinuxツールを使用したエンベデッドデザイン9月5日(木)-6日(金)
申込締切日：8/27
10:00~18:00		新横浜(hdLab)
TC：8TC
現金：¥107,800		1630SoCとVitisツール2024年9月2024082717001
Vivado.pngタイミングクロージャテクニックPart19月9日(月)
申込締切日：8/29
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1631FPGAとVivadoツール2024年9月2024082917001
Vivado.pngタイミングクロージャテクニックPart29月10日(火)
申込締切日：8/29
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		開催中止FPGAとVivadoツール2024年9月2024082917000
embe.pngKria KV260 入門9月10日(火)
申込締切日：8/30
13:00~18:00		新横浜(hdLab)
TC：8TC
(TCのみ)		満席MPSoC/SoM2024年9月2024083017001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編9月11日(水)
申込締切日：9/2
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1634FPGAとVivadoツール2024年9月2024090217001
Vivado.pngVivado Design Suite でのFPGA設計導入9月12日(木)-13日(金)
申込締切日：9/3
10:00~17:30		新横浜(hdLab)
TC：8TC
現金：¥107,800		1636SoCとVitisツール2024年9月2024090317001
eembe.pngVitisAIプラットフォーム9月12日(木)-13日(金)
申込締切日：9/3
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		開催中止FPGAとVivadoツール2024年9月2024090317000
embe.pngOS and Hypervisors in Adaptive SoCs9月17日(火)-18日(水)
申込締切日：9/5
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		開催中止MPSoC/SoM2024年9月2024090517000
embe.pngZynq UltraScale+ MPSoC Boot and Platform Management9月19日(木)-20日(金)
申込締切日：9/9
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		開催中止MPSoC/SoM2024年9月2024090917000
eembe.pngMigrating to the Vitis Unified IDE9月24日(火)
申込締切日：9/11
10:00~18:00		新横浜(hdLab)
TC：6TC
現金：¥66,000		開催中止SoCとVitisツール2024年9月2024091117000
lang.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級9月26日(木)-27日(金)
申込締切日：9/13
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1640HDL言語と検証2024年9月2024091317001
lang.pngVerification with SystemVerilog9月26日(木)-27日(金)
申込締切日：9/13
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1641HDL言語と検証2024年9月2024091317001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門10月1日(火)
申込締切日：9/19
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		開催中止FPGAとVivadoツール2024年10月2024091917000
eembe.pngARTYを使用したMicroBlaze開発入門10月2日(水)
申込締切日：9/20
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1644SoCとVitisツール2024年10月2024092017001
AdovancedMin2.pngVersal AI Engine 1: アーキテクチャとデザインフロー10月3日(木)-4日(金)
申込締切日：9/24
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		開催中止MPSoC/SoM2024年10月2024092417000
eembe.pngVitis HLSを使った高位合成10月8日(火)-9日(水)
申込締切日：9/27
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		開催中止SoCとVitisツール2024年10月2024092717000
eembe.pngZynq SoC システムアーキテクチャ10月10日(木)-11日(金)
申込締切日：10/1
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1647SoCとVitisツール2024年10月2024100117001
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション10月15日(火)
申込締切日：10/3
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1648FPGAとVivadoツール2024年10月2024100317001
embe.pngZynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ10月17日(木)-18日(金)
申込締切日：10/7
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1649MPSoC/SoM2024年10月2024100717001
Vivado.pngVivado Design Suite でのFPGA設計導入10月21日(月)-22日(火)
申込締切日：10/9
10:00~17:30		オンライン
TC：8TC
現金：¥107,800		1650FPGAとVivadoツール2024年10月2024100917001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10月24日(木)-25日(金)
申込締切日：10/15
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1651HDL言語と検証2024年10月2024101517001
AdovancedMin2.pngVersal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング10月22日(火)-23日(水)
申込締切日：10/10
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		開催中止MPSoC/SoM2024年10月2024101017000
Vivado.pngVivado Design Suite でのUltraFast設計手法10月28日(月)
申込締切日：10/17
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1653FPGAとVivadoツール2024年10月2024101717001
Vivado.pngVivado Design Suite でのインプリメント手法10月29日(火)
申込締切日：10/18
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1654FPGAとVivadoツール2024年10月2024101817001
lang.pngFPGA向けRTL設計スタイルガイドセミナー10月29日(火)-30日(水)
申込締切日：10/18
10:00~18:00		新横浜(hdLab)
TC：8TC
現金：¥107,800		1655HDL言語と検証2024年10月202410181700
embe.pngKria KV260 Vision AI 10月31日(木)-11月1日(金)
申込締切日：10/22
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1657MPSoC/SoM2024年10月202410221700
lang.pngDesigning with SystemVerilog11月5日(火)-6日(水)
申込締切日：10/24
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1658HDL言語と検証2024年11月2024102417001
AdovancedMin2.pngEmbedded Heterogeneous Design11月7日(木)-8日(金)
申込締切日：10/28
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1659Versal Adaptive SoC2024年11月2024102817001
Vivado.pngVivado Design Suite でのタイミング制約と解析11月7日(木)
申込締切日：10/28
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1660FPGAとVivadoツール2024年11月2024102817001
Vivado.pngVivado Design Suite でのタイミング クロージャ11月8日(金)
申込締切日：10/29
10:00~17:30		オンライン
TC：4TC
現金：¥53,900		1661FPGAとVivadoツール2024年11月2024102917001
AdovancedMin2.pngVersal adaptive SoC:アーキテクチャ11月11日(月)-12日(火)
申込締切日：10/30
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1662Versal Adaptive SoC2024年11月2024103017001
AdovancedMin2.pngVersal adaptive SoC:デザインメソドロジー11月13日(水)-14日(木)
申込締切日：11/1
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1664Versal Adaptive SoC2024年11月2024110117001
AdovancedMin2.pngVersal Adaptive SoC:ネットワーク オン チップ11月15日(金)
申込締切日：11/6
10:00~18:00		オンライン
TC：6TC
現金：¥66,000		1666Versal Adaptive SoC2024年11月2024110617001
Vivado.pngIP インテグレーターツールによる設計11月19日(火)
申込締切日：11/8
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1667FPGAとVivadoツール2024年11月2024110817001
Vivado.pngPCI Express デザイン11月19日(火)-20日(水)
申込締切日：11/8
10:00~17:30		オンライン
TC：12TC
現金：¥132,000		1668FPGAとVivadoツール2024年11月2024110817001
eembe.pngVITISアクセラレーション開発11月21日(木)-22日(金)
申込締切日：11/12
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1669SoCとVitisツール2024年11月2024111217001
embe.pngKria KV260 入門11月26日(火)
申込締切日：11/15
13:00~18:00
日程変更		新横浜(hdLab)
TC：8TC
(TCのみ)		1663MPSoC/SoM2024年11月2024111517001
embe.pngZynq UltraScale+ MPSoC ハードウェアデザイン11月26日(火)-27日(水)
申込締切日：11/15
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1670MPSoC/SoM2024年11月2024111517001
eembe.pngEmbedded Systems Software Design Basic11月27日(水)-28日(木)
申込締切日：11/18
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1671SoCとVitisツール2024年11月2024111817001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級11月28日(木)-29日(金)
申込締切日：11/19
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1673HDL言語と検証2024年11月2024111917001
eembe.pngEmbedded Systems Software Design OS11月29日(金)
申込締切日：11/20
10:00~18:00		新横浜(hdLab)
TC：6TC
現金：¥66,000		1672SoCとVitisツール2024年11月2024112017001
embe.pngOS and Hypervisors in Adaptive SoCs12月3日(火)-4日(水)
申込締切日：11/22
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1675MPSoC/SoM2024年12月2024112217001
embe.pngZynq UltraScale+ MPSoC Boot and Platform Management12月5日(木)-6日(金)
申込締切日：11/26
10:00~18:00		新横浜(hdLab)
TC：12TC
現金：¥132,000		1676MPSoC/SoM2024年12月2024112617001
Vivado.pngVivado Design Suite でのFPGA設計導入12月9日(月)-10日(火)
申込締切日：11/28
10:00~17:30		新横浜(hdLab)
TC：8TC
現金：¥107,800		1677FPGAとVivadoツール2024年12月2024112817001
lang.pngVerification with SystemVerilog12月10日(火)-11日(水)
申込締切日：11/29
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1678HDL言語と検証2024年12月2024112917001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編12月12日(木)
申込締切日：12/3
10:00~17:30		新横浜(hdLab)
TC：4TC
現金：¥53,900		1679FPGAとVivadoツール2024年12月2024120317001
eembe.pngZynq SoC エンベデッドシステム開発12月12日(木)-13日(金)
申込締切日：12/3
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1674SoCとVitisツール2024年12月2024120317001
AdovancedMin2.pngVersal adaptive SoC: Quick Start12月12日(木)
申込締切日：12/3
10:00~18:00		オンライン
TC：6TC
現金：¥66,000		1680Versal Adaptive SoC2024年12月2024120317001
eembe.pngMigrating to the Vitis Unified IDE12月13日(金)
申込締切日：12/4
10:00~18:00		新横浜(hdLab)
TC：6TC
現金：¥66,000		1681SoCとVitisツール2024年12月2024120417001
Vivado.pngタイミングクロージャテクニックPart112月17日(火)
申込締切日：12/6
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1682FPGAとVivadoツール2024年12月2024120617001
Vivado.pngタイミングクロージャテクニックPart212月18日(水)
申込締切日：12/9
10:00~17:30		オンライン
TC：6TC
現金：¥66,000		1683FPGAとVivadoツール2024年12月2024120917001
eembe.pngVitisAIプラットフォーム12月19日(木)-20日(金)
申込締切日：12/10
10:00~18:00		オンライン
TC：12TC
現金：¥132,000		1684SoCとVitisツール2024年12月2024121017001
lang.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級12月23日(月)-24日(火)
申込締切日：12/12
10:00~18:00		オンライン
TC：8TC
現金：¥107,800		1686HDL言語と検証2024年12月2024121217001
eembe.pngPetaLinuxツールを使用したエンベデッドデザイン12月24日(火)-25日(水)
申込締切日：12/13
10:00~18:00		新横浜(hdLab)
TC：8TC
現金：¥107,800		1685SoCとVitisツール2024年12月2024121317001

このコースでは、AMD Versal™ アーキテクチャについて説明し、HLS および AI エンジン コンポー ネントを開発するためのツール フロー、および v++ ツールと AMD Vitis™ Unified IDE を使⽤し てヘテロジニアス組み込みシステムを設計するためのシステム プロジェクト全体の統合につい て説明します。

このコースの重点項目は次のとおりです。

  • ・ヘテロジニアス組み込みシステム設計の説明
  • ・AMD VersalアダプティブSoCアーキテクチャ、NoC、および　AIエンジン
  • ・AMD Versal設計ツールフローの説明
  • ・AMD Vitisツールを使⽤したHLSおよびAIEコンポーネントの開発
  • ・コンポーネントのコンパイル、リンク、パッケージ化にv++コマンドラインツールを利⽤してエミュレーションを実⾏する
  • ・AMD Vitis Unified IDEを使⽤したヘテロジニアス組み込みシステムのシステム設計フローのデモンストレーション

【ご注意下さい】
　このコースの説明は日本語で行いますが、テキストは英語となります。

コース名Embedded Heterogeneous Design
ソフトウェアツールAMD Vitis Unified IDE 2023.2
ハードウェアArchitecture: AMD Versal adaptive SoCs
トレーニング期間2日間
受講料1名様　12TC or 132,000円(税込)
受講対象者ソフトウェアおよびハードウェア開発者、システム アーキテクト、および AMD デバイスを
使⽤してソフトウェア アプリケーションを⾼速化する必要があるすべての⼈
受講要件・ C/C++プログラミング⾔語に精通していること
・ソフトウェア開発フロー
・AMD Vitis ツールフロー
コース内容【ご注意下さい】
　このコースの説明は日本語で行いますが、テキストは英語となります。

Agenda - Day 1
・Introduction to Embedded Heterogeneous Design {Lecture}
・Versal Adaptive SoC - Architecture Overview {Lecture}
・Versal Adaptive SoC - NoC Architecture {Lecture}
・Versal AI Engine Memory and Data Movement {Lecture}
・Versal Adaptive SoC - Application Partitioning 1 {Lecture}
・Driving the AMD Vitis Unified IDE {Lecture}
・Tool Flow for Heterogeneous Systems {Lecture, Lab}
・Introduction to Vitis High-Level Synthesis Components {Lecture, Lab}
・Vitis HLS Methodology and Optimization Techniques {Lecture, Lab}

Agenda - Day 2
・AI Engine Programming: Kernels and Graphs {Lecture, Lab}
・Analyzing AI Engine Design Reports Using the Vitis Unified IDE {Lecture}
・Versal AI Engine Application Debug and Trace {Lecture}
・Development Using the v++ Command Line Tools {Lecture, Lab}
・Custom Platform Development {Lecture, Lab}
・Embedded Heterogeneous System Design Flow {Lecture, Lab}
関連する資料