ISE FPGA設計実践
| カテゴリ | Courseへのリンク | 日程 | 会場、受講料 | 状況 | category | 開催月 | 締切時間 | Flag |
|---|---|---|---|---|---|---|---|---|
| embe.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 1 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 2 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| Vivado.png | PCI Express デザイン | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 3 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
| AdovancedMin2.png | Versal adaptive SoC: Quick Start | 随時 | オンデマンド TC：6TC 現金：¥66,000 | 4 | Versal Adaptive SoC | オンデマンド | 203510311700 | 1 |
| lang.png | Verification with SystemVerilog | 随時 | オンデマンド TC：8TC 現金：¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
| lang.png | Designing with SystemVerilog | 随時 | オンデマンド TC：8TC 現金：¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
| eembe.png | Vitis HLSを使った高位合成 | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 7 | SoCとVitisツール | オンデマンド | 203510311700 | 1 |
| embe.png | Kria KV260 Vision AI | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 8 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 随時 | オンデマンド TC：8TC 現金：¥107,800 | 9 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 10 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| AdovancedMin2.png | Embedded Heterogeneous Design | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 11 | Versal Adaptive SoC | オンデマンド | 203510311700 | 1 |
| eembe.png | Vitis Model Composer | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 12 | SoCとVitisツール | オンデマンド | 203510311700 | 1 |
| Vivado.png | IP インテグレーターツールによる設計 | 随時 | オンデマンド TC：6TC 現金：¥66,000 | 13 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 14 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| eembe.png | PetaLinuxツールを使用したエンベデッドデザイン | 随時 | オンデマンド TC：8TC 現金：¥107,800 | 15 | SoCとVitisツール | オンデマンド | 203510311700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 随時 | オンデマンド TC：4TC 現金：¥53,900 | 16 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
| eembe.png | Yoctoを使用した組み込みLinux開発 | 1月14日(水) 申込締切日：12/26 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2158 | SoCとVitisツール | 2026年1月 | 202512261700 | 1 |
| AdovancedMin2.png | Versal AI Engine: Quick Start | 1月14日(水) 申込締切日：12/26 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 開催中止 | Versal Adaptive SoC | 2026年1月 | 202512261700 | 0 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 1月15日(木)-16日(金) 申込締切日：1/5 10:00~17:30 | オンライン TC：8TC 現金：¥107,800 | 開催中止 | FPGAとVivadoツール | 2026年1月 | 202601051700 | 0 |
| AdovancedMin2.png | Versal Gen2 アーキテクチャ | 1月15日(木)-16日(金) 申込締切日：1/5 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 開催中止 | Versal Adaptive SoC | 2026年1月 | 202601051700 | 0 |
| eembe.png | Embedded Systems Software Design Basic | 1月20日(火)-21日(水) 申込締切日：1/8 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2162 | SoCとVitisツール | 2026年1月 | 202601081700 | 1 |
| eembe.png | Vitis HLSを使った高位合成 | 1月20日(火)-21日(水) 申込締切日：1/8 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2164 | SoCとVitisツール | 2026年1月 | 202601081700 | 1 |
| eembe.png | Embedded Systems Software Design OS | 1月22日(木) 申込締切日：1/13 10:00~18:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2163 | SoCとVitisツール | 2026年1月 | 202601131700 | 1 |
| lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 1月22日(木)-23日(金) 申込締切日：1/13 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2166 | HDL言語と検証 | 2026年1月 | 202601131700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 1月27日(火) 申込締切日：1/16 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2169 | FPGAとVivadoツール | 2026年1月 | 202601161700 | 1 |
| lang.png | FPGA向けRTL設計スタイルガイドセミナー | 1月27日(火)-28日(水) 申込締切日：1/16 10:00~18:00 | 新横浜(hdLab) TC：8TC 現金：¥107,800 | 2172 | HDL言語と検証 | 2026年1月 | 202601161700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 1月27日(火)-28日(水) 申込締切日：1/16 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2173 | MPSoC/SoM | 2026年1月 | 202601161700 | 1 |
| eembe.png | ARTYを使用したMicroBlaze-v開発入門 | 1月29日(木) 申込締切日：1/20 10:00~18:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2167 | SoCとVitisツール | 2026年1月 | 202601201700 | 1 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 1月29日(木) 申込締切日：1/20 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2170 | FPGAとVivadoツール | 2026年1月 | 202601201700 | 1 |
| embe.png | Kria KV260 入門 | 1月30日(金) 申込締切日：1/21 13:00~18:00 | 新横浜(hdLab) TC：8TC 現金：TCのみ | 満席 | MPSoC/SoM | 2026年1月 | 202601211700 | 1 |
| AdovancedMin2.png | UltraScale+デバイスからVersalアダプティブSoC への移行 | 1月30日(金) 申込締切日：1/21 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2171 | Versal Adaptive SoC | 2026年1月 | 202601211700 | 1 |
| Vivado.png | Spartan UltraScale+ FPGA: Architecture | 2月3日(火)-4日(水) 申込締切日：1/23 10:00~17:30 | オンライン TC：12TC 現金：¥132,000 | 2174 | FPGAとVivadoツール | 2026年2月 | 202601231700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 2月3日(火)-4日(水) 申込締切日：1/23 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2175 | MPSoC/SoM | 2026年2月 | 202601231700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 2月5日(木) 申込締切日：1/27 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2176 | FPGAとVivadoツール | 2026年2月 | 202601271700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 2月6日(金) 申込締切日：1/28 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2177 | FPGAとVivadoツール | 2026年2月 | 202601281700 | 1 |
| lang.png | Designing with SystemVerilog | 2月9日(月)-10日(火) 申込締切日：1/29 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2178 | HDL言語と検証 | 2026年2月 | 202601291700 | 1 |
| eembe.png | ソフト＆ハード システム設計セミナー | 2月9日(月)-10日(火) 申込締切日：1/29 10:00~17:00 | オンライン TC：16TC 現金：¥176,000 | 2179 | SoCとVitisツール | 2026年2月 | 202601291700 | 1 |
| eembe.png | ZYBOを使ったカラーバー発生回路作成 | 2月10日(火) 申込締切日：1/30 10:00~18:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2180 | SoCとVitisツール | 2026年2月 | 202601301700 | 1 |
| lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 2月12日(木)-13日(金) 申込締切日：2/2 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2181 | HDL言語と検証 | 2026年2月 | 202602021700 | 1 |
| eembe.png | Vitis Model Composer | 2月12日(木)-13日(金) 申込締切日：2/2 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2182 | SoCとVitisツール | 2026年2月 | 202602021700 | 1 |
| eembe.png | Zynq SoC システムアーキテクチャ | 2月17日(火)-18日(水) 申込締切日：2/5 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2184 | SoCとVitisツール | 2026年2月 | 202602051700 | 1 |
| Vivado.png | PCI Express デザイン | 2月19日(木)-20日(金) 申込締切日：2/9 10:00~17:30 | オンライン TC：12TC 現金：¥132,000 | 2185 | FPGAとVivadoツール | 2026年2月 | 202602091700 | 1 |
| Vivado.png | Vivado Design Suite ツールフロー | 2月19日(木) 申込締切日：2/9 10:00~17:30 | 新横浜(hdLab) TC：4TC 現金：¥53,900 | 2186 | FPGAとVivadoツール | 2026年2月 | 202602091700 | 1 |
| AdovancedMin2.png | Versal adaptive SoC: Quick Start | 2月25日(水) 申込締切日：2/13 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2187 | Versal Adaptive SoC | 2026年2月 | 202602131700 | 1 |
| AdovancedMin2.png | Embedded Heterogeneous Design | 2月26日(木)-27日(金) 申込締切日：2/16 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2188 | Versal Adaptive SoC | 2026年2月 | 202602161700 | 1 |
| Vivado.png | デザイン クロージャ テクニック デザイン＆パワー | 3月3日(火) 申込締切日：2/19 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2190 | FPGAとVivadoツール | 2026年3月 | 202602191700 | 1 |
| AdovancedMin2.png | Versal AI Engine 1: アーキテクチャとデザインフロー | 3月3日(火)-4日(水) 申込締切日：2/19 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2191 | Versal Adaptive SoC | 2026年3月 | 202602191700 | 1 |
| eembe.png | Embedded Systems Software Design Basic | 3月3日(火)-4日(水) 申込締切日：2/19 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2192 | SoCとVitisツール | 2026年3月 | 202602191700 | 1 |
| eembe.png | Embedded Systems Software Design OS | 3月5日(木) 申込締切日：2/24 10:00~18:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2193 | SoCとVitisツール | 2026年3月 | 202602241700 | 1 |
| AdovancedMin2.png | Versal adaptive SoC:アーキテクチャ | 3月5日(木)-6日(金) 申込締切日：2/24 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2194 | Versal Adaptive SoC | 2026年3月 | 202602241700 | 1 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 3月6日(金) 申込締切日：2/25 10:00~17:30 | 新横浜(hdLab) TC：4TC 現金：¥53,900 | 2195 | FPGAとVivadoツール | 2026年3月 | 202602251700 | 1 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ 基礎編 | 3月10日(火) 申込締切日：2/27 10:00~17:30 | 新横浜(hdLab) TC：4TC 現金：¥53,900 | 2196 | FPGAとVivadoツール | 2026年3月 | 202602271700 | 1 |
| eembe.png | Migrating to the Vitis Unified IDE | 3月11日(水) 申込締切日：3/2 10:00~18:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2197 | SoCとVitisツール | 2026年3月 | 202603021700 | 1 |
| embe.png | OS and Hypervisors in Adaptive SoCs | 3月12日(木)-13日(金) 申込締切日：3/3 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2198 | MPSoC/SoM | 2026年3月 | 202603031700 | 1 |
| Vivado.png | タイミングクロージャテクニックPart1 | 3月12日(木) 申込締切日：3/3 10:00~17:30 | オンライン TC：6TC 現金：¥66,000 | 2199 | FPGAとVivadoツール | 2026年3月 | 202603031700 | 1 |
| Vivado.png | タイミングクロージャテクニックPart2 | 3月13日(金) 申込締切日：3/4 10:00~17:30 | オンライン TC：6TC 現金：¥66,000 | 2200 | FPGAとVivadoツール | 2026年3月 | 202603041700 | 1 |
| lang.png | Verification with SystemVerilog | 3月16日(月)-17日(火) 申込締切日：3/5 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2201 | HDL言語と検証 | 2026年3月 | 202603051700 | 1 |
| eembe.png | Zynq SoC エンベデッドシステム開発 | 3月16日(月)-17日(火) 申込締切日：3/5 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2202 | SoCとVitisツール | 2026年3月 | 202603051700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 3月18日(水)-19日(木) 申込締切日：3/9 10:00~17:30 | 新横浜(hdLab) TC：8TC 現金：¥107,800 | 2203 | FPGAとVivadoツール | 2026年3月 | 202603091700 | 1 |
| lang.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 3月18日(水)-19日(木) 申込締切日：3/9 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2204 | HDL言語と検証 | 2026年3月 | 202603091700 | 1 |
| eembe.png | ソフト＆ハード設計実装セミナー | 3月23日(月) 申込締切日：3/11 10:00~17:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2205 | SoCとVitisツール | 2026年3月 | 202603111700 | 1 |
| embe.png | Kria KV260 入門 | 3月24日(火) 申込締切日：3/12 13:00~18:00 | 新横浜(hdLab) TC：8TC 現金：TCのみ | 2206 | MPSoC/SoM | 2026年3月 | 202603121700 | 1 |
| AdovancedMin2.png | Versal adaptive SoC:デザインメソドロジーPart1 | 3月24日(火)-25日(水) 申込締切日：3/12 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2207 | Versal Adaptive SoC | 2026年3月 | 202603121700 | 1 |
| AdovancedMin2.png | Versal adaptive SoC:デザインメソドロジーPart2 | 3月26日(木) 申込締切日：3/16 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2208 | Versal Adaptive SoC | 2026年3月 | 202603161700 | 1 |
| AdovancedMin2.png | Versal Adaptive SoC:ネットワーク オン チップ | 3月27日(金) 申込締切日：3/17 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2209 | Versal Adaptive SoC | 2026年3月 | 202603171700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 3月30日(月)-31日(火) 申込締切日：3/18 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2210 | MPSoC/SoM | 2026年3月 | 202603181700 | 1 |
このコースでは、効率的な設計方法について説明します。システム コストを抑えるため、より小規模な FPGA にデザインをインプリメント したり、より低速なスピード グレードを採用できるヒントを紹介します。 また、本コースで紹介するツールや設計手法をマスタすることによっ て、開発時間が短縮し、開発コストを抑えることができるようになりま す。
[このコースで学べること]
| コース名 | FPGA 設計実践 |
|---|---|
| ソフトウェアツール | ISE Design Suite : System Edition 14.7 |
| ハードウェア | Spartan-6 FPGA SP605 |
| トレーニング期間 | 2日間 |
| 受講料 | 1名様 8TC or 107,800円(税込) |
| 受講対象者 | HDL の中級程度の知識があり、ISER ソフトウェアの使用経験がある FPGA 設計者 |
| 受講要件 | ・FPGA 設計導入コース受講者、またはISEおよびザイリンクスのFPGA アーキテクチャに関する知識が「導入コース」受講者と同レベルである方 ・HDL (VHDL または Verilog) の中級程度の知識のある方 ・デジタル回路設計の経験者 |
| コース内容 | 1 日目 ・「FPGA 設計導入」の復習 ・FPGA リソースを使用した設計 ・Core Generator ソフトウェア システム ・基本的な FPGA クロック リソース ・Virtex-6 および Spartan-6 FPGA のクロック リソース ・wave_gen デザインの概要 ・FPGA リソースを使用した設計 ・演習 1 : FPGA リソースを使用した設計 ・FPGA 設計手法 ・合成手法 ・演習 2 : 合成手法 - XST ・1日目のまとめ 2 日目 ・タイミング クロージャの達成 ・グローバル タイミング制約の復習 ・演習 3 : グローバル タイミング制約の復習 ・特定パスのタイミング制約 Part 1 ・特定パスのタイミング制約 Part 2 ・演習 4 : タイミング クロージャの達成 ・アドバンス インプリメンテーション オプション ・演習 5 : アドバンス インプリメンテーション オプション ・演習 6 : FPGA Editor - Virtex-6 FPGA ・ChipScope Pro ソフトウェア ・演習 7 : ChipScope Pro ソフトウェア ・コースのまとめ |