ISE FPGA設計実践
カテゴリ画像 | Courseへのリンク | 日程 | 会場 | 状況 | category | 開催月 | 締切時間 | Flag |
---|---|---|---|---|---|---|---|---|
Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 2/29(木)~3/1(金) 申込締切日:2/19 10:00~17:30 | 新横浜(hdLab) | 1546 | FPGAデバイス&ツールコース | 2024年2月 | 202402191700 | 1 |
AdovancedMin2.png | VitisAIプラットフォーム | 2/29(木)~3/1(金) 申込締切日:2/19 10:00~18:00 | オンライン | 1547 | アドバンスドコース | 2024年2月 | 202402191700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC:アーキテクチャ | 3/4(月)~3/5(火) 申込締切日:2/21 10:00~18:00 | オンライン | 1548 | アドバンスドコース | 2024年3月 | 202402211700 | 1 |
Vivado.png | タイミングクロージャテクニックPart1 | 3/5(火) 申込締切日:2/22 10:00~17:30 | オンライン | 1551 | FPGAデバイス&ツールコース | 2024年3月 | 202402221700 | 1 |
Vivado.png | タイミングクロージャテクニックPart2 | 3/6(水) 申込締切日:2/26 10:00~17:30 | オンライン | 1552 | FPGAデバイス&ツールコース | 2024年3月 | 202402261700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC:デザインメソドロジー | 3/6(水)~3/7(木) 申込締切日:2/26 10:00~18:00 | オンライン | 1549 | アドバンスドコース | 2024年3月 | 202402261700 | 1 |
Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 3/7(木)~3/8(金) 申込締切日:2/27 10:00~18:00 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2024年3月 | 202402271700 | 0 |
Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 3/7(木)~3/8(金) 申込締切日:2/27 10:00~18:00 | オンライン | 1554 | FPGAデバイス&ツールコース | 2024年3月 | 202402271700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC:ネットワーク オン チップ | 3/8(金) 申込締切日:2/28 10:00~18:00 | オンライン | 1550 | アドバンスドコース | 2024年3月 | 202402281700 | 1 |
Vivado.png | IP インテグレーターツールによる設計 | 3/12(火) 申込締切日:3/1 10:00~17:30 | オンライン | 1555 | FPGAデバイス&ツールコース | 2024年3月 | 202403011700 | 1 |
DSP.png | Vitis HLSを使った高位合成 | 3/14(木)~3/15(金) 申込締切日:3/5 10:00~18:00 | オンライン | 1559 | DSPコース | 2024年3月 | 202403051700 | 1 |
AdovancedMin2.png | Kria KV260 入門 | 3/15(金) 申込締切日:3/6 13:00~18:00 | 新横浜(hdLab) | 1556 | アドバンスドコース | 2024年3月 | 202403061700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 3/18(月)~3/19(火) 申込締切日:3/7 10:00~17:30 | 新横浜(hdLab) | 1557 | FPGAデバイス&ツールコース | 2024年3月 | 202403071700 | 1 |
Vivado.png | Verification with SystemVerilog | 3/18(月)~3/19(火) 申込締切日:3/7 10:00~18:00 | オンライン | 1560 | FPGAデバイス&ツールコース | 2024年3月 | 202403071700 | 1 |
AdovancedMin2.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 3/21(木)~3/22(金) 申込締切日:3/11 10:00~18:00 ※特別価格での開催 | オンライン | 1561 | アドバンスドコース | 2024年3月 | 202403111700 | 1 |
AdovancedMin2.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 3/25(月)~3/26(火) 申込締切日:3/13 10:00~18:00 | 新横浜(hdLab) | 1558 | アドバンスドコース | 2024年3月 | 202403131700 | 1 |
AdovancedMin2.png | OS and Hypervisors in Adaptive SoCs | 3/28(木)~3/29(金) 申込締切日:3/18 10:00~18:00 ※特別価格での開催 | オンライン | 開催中止 | アドバンスドコース | 2024年3月 | 202403181700 | 0 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 4/4(木)~4/5(金) 申込締切日:3/26 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2024年4月 | 202403261700 | 0 |
embe.png | Zynq SoC システムアーキテクチャ | 4/4(木)~4/5(金) 申込締切日:3/26 10:00~18:00 | オンライン | 開催中止 | エンベデッドコース | 2024年4月 | 202403261700 | 0 |
Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 4/9(火) 申込締切日:3/29 10:00~17:30 | 新横浜(hdLab) | 1566 | FPGAデバイス&ツールコース | 2024年4月 | 202403291700 | 1 |
embe.png | ARTYを使用したMicroBlaze開発入門 | 4/10(水) 申込締切日:4/1 10:00~17:30 | 新横浜(hdLab) | 1567 | エンベデッドコース | 2024年4月 | 202404011700 | 1 |
Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 4/11(木)~4/12(金) 申込締切日:4/2 10:00~18:00 | オンライン | 1568 | FPGAデバイス&ツールコース | 2024年4月 | 202404021700 | 1 |
Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 4/15(月) 申込締切日:4/4 10:00~17:30 | オンライン | 1569 | FPGAデバイス&ツールコース | 2024年4月 | 202404041700 | 1 |
Vivado.png | Vivado Design Suite でのインプリメント手法 | 4/16(火) 申込締切日:4/5 10:00~17:30 | オンライン | 1570 | FPGAデバイス&ツールコース | 2024年4月 | 202404051700 | 1 |
Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 4/23(火) 申込締切日:4/12 10:00~17:30 | 新横浜(hdLab) | 1571 | FPGAデバイス&ツールコース | 2024年4月 | 202404121700 | 1 |
AdovancedMin2.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 4/25(木)~4/26(金) 申込締切日:4/16 10:00~18:00 | オンライン | 1572 | アドバンスドコース | 2024年4月 | 202404161700 | 1 |
Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 4/25(木)~4/26(金) 申込締切日:4/16 10:00~18:00 | 新横浜(hdLab) | 1573 | FPGAデバイス&ツールコース | 2024年4月 | 202404161700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 5/8(水) 申込締切日:4/24 10:00~17:30 | オンライン | 1575 | FPGAデバイス&ツールコース | 2024年5月 | 202404241700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング クロージャ | 5/9(木) 申込締切日:4/25 10:00~17:30 | オンライン | 1576 | FPGAデバイス&ツールコース | 2024年5月 | 202404251700 | 1 |
AdovancedMin2.png | VITISアクセラレーション開発 | 5/14(火)~5/15(水) 申込締切日:5/1 10:00~18:00 | オンライン | 1577 | アドバンスドコース | 2024年5月 | 202405011700 | 1 |
embe.png | Zynq SoC エンベデッドシステム開発 | 5/16(木)~5/17(金) 申込締切日:5/7 10:00~18:00 | オンライン | 1578 | エンベデッドコース | 2024年5月 | 202405071700 | 1 |
AdovancedMin2.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 5/21(火) 申込締切日:5/10 10:00~18:00 | オンライン | 1579 | アドバンスドコース | 2024年5月 | 202405101700 | 1 |
AdovancedMin2.png | Kria KV260 入門 | 5/22(水) 申込締切日:5/13 13:00~18:00 | 新横浜(hdLab) | 1580 | アドバンスドコース | 2024年5月 | 202405131700 | 1 |
CONN.png | PCI Express デザイン | 5/23(木)~5/24(金) 申込締切日:5/14 10:00~17:30 | オンライン | 1581 | 高速インターフェイスコース | 2024年5月 | 202405141700 | 1 |
AdovancedMin2.png | Kria KV260 Vision AI | 5/28(火)~5/29(水) 申込締切日:5/17 10:00~18:00 | オンライン | 1582 | アドバンスドコース | 2024年5月 | 202405171700 | 1 |
Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 5/30(木)~5/31(金) 申込締切日:5/21 10:00~18:00 | オンライン | 1583 | FPGAデバイス&ツールコース | 2024年5月 | 202405211700 | 1 |
embe.png | Embedded Systems Software Design Basic | 6/5(水)~6/6(木) 申込締切日:5/27 10:00~18:00 | 新横浜(hdLab) | 1585 | エンベデッドコース | 2024年6月 | 202405271700 | 1 |
Vivado.png | タイミングクロージャテクニックPart1 | 6/6(木) 申込締切日:5/28 10:00~17:30 | オンライン | 1587 | FPGAデバイス&ツールコース | 2024年6月 | 202405281700 | 1 |
embe.png | Embedded Systems Software Design OS | 6/7(金) 申込締切日:5/29 10:00~18:00 | 新横浜(hdLab) | 1586 | エンベデッドコース | 2024年6月 | 202405291700 | 1 |
Vivado.png | タイミングクロージャテクニックPart2 | 6/7(金) 申込締切日:5/29 10:00~17:30 | オンライン | 1588 | FPGAデバイス&ツールコース | 2024年6月 | 202405291700 | 1 |
Vivado.png | IP インテグレーターツールによる設計 | 6/11(火) 申込締切日:5/31 10:00~17:30 | オンライン | 1589 | FPGAデバイス&ツールコース | 2024年6月 | 202405311700 | 1 |
AdovancedMin2.png | OS and Hypervisors in Adaptive SoCs | 6/11(火)~6/12(水) 申込締切日:5/31 10:00~18:00 | 新横浜(hdLab) | 1590 | アドバンスドコース | 2024年6月 | 202405311700 | 1 |
AdovancedMin2.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 6/13(木)~6/14(金) 申込締切日:6/4 10:00~18:00 | 新横浜(hdLab) | 1591 | アドバンスドコース | 2024年6月 | 202406041700 | 1 |
embe.png | PetaLinuxツールを使用したエンベデッドデザイン | 6/18(火)~6/19(水) 申込締切日:6/7 10:00~18:00 | 新横浜(hdLab) | 1592 | エンベデッドコース | 2024年6月 | 202406071700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 6/20(木)~6/21(金) 申込締切日:6/11 10:00~17:30 | 新横浜(hdLab) | 1593 | FPGAデバイス&ツールコース | 2024年6月 | 202406111700 | 1 |
Vivado.png | Verification with SystemVerilog | 6/20(木)~6/21(金) 申込締切日:6/11 10:00~18:00 | オンライン | 1594 | FPGAデバイス&ツールコース | 2024年6月 | 202406111700 | 1 |
Vivado.png | Vivado ロジック解析を使用したデバッグ 基礎編 | 6/25(火) 申込締切日:6/14 10:00~17:30 | 新横浜(hdLab) | 1595 | FPGAデバイス&ツールコース | 2024年6月 | 202406141700 | 1 |
AdovancedMin2.png | Versal adaptive SoC: Quick Start | 6/26(水) 申込締切日:6/17 10:00~18:00 | オンライン | 1598 | アドバンスドコース | 2024年6月 | 202406171700 | 1 |
AdovancedMin2.png | VitisAIプラットフォーム | 6/27(木)~6/28(金) 申込締切日:6/18 10:00~18:00 | オンライン | 1596 | アドバンスドコース | 2024年6月 | 202406181700 | 1 |
Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 6/27(木)~6/28(金) 申込締切日:6/18 10:00~18:00 | オンライン | 1597 | FPGAデバイス&ツールコース | 2024年6月 | 202406181700 | 1 |
このコースでは、効率的な設計方法について説明します。システム コストを抑えるため、より小規模な FPGA にデザインをインプリメント したり、より低速なスピード グレードを採用できるヒントを紹介します。 また、本コースで紹介するツールや設計手法をマスタすることによっ て、開発時間が短縮し、開発コストを抑えることができるようになりま す。
[このコースで学べること]
コース名 | FPGA 設計実践 |
---|---|
ソフトウェアツール | ISE Design Suite : System Edition 14.7 |
ハードウェア | Spartan-6 FPGA SP605 |
トレーニング期間 | 2日間 |
受講料 | 1名様 8TC or 107,800円(税込) |
受講対象者 | HDL の中級程度の知識があり、ISER ソフトウェアの使用経験がある FPGA 設計者 |
受講要件 | ・FPGA 設計導入コース受講者、またはISEおよびザイリンクスのFPGA アーキテクチャに関する知識が「導入コース」受講者と同レベルである方 ・HDL (VHDL または Verilog) の中級程度の知識のある方 ・デジタル回路設計の経験者 |
コース内容 | 1 日目 ・「FPGA 設計導入」の復習 ・FPGA リソースを使用した設計 ・Core Generator ソフトウェア システム ・基本的な FPGA クロック リソース ・Virtex-6 および Spartan-6 FPGA のクロック リソース ・wave_gen デザインの概要 ・FPGA リソースを使用した設計 ・演習 1 : FPGA リソースを使用した設計 ・FPGA 設計手法 ・合成手法 ・演習 2 : 合成手法 - XST ・1日目のまとめ 2 日目 ・タイミング クロージャの達成 ・グローバル タイミング制約の復習 ・演習 3 : グローバル タイミング制約の復習 ・特定パスのタイミング制約 Part 1 ・特定パスのタイミング制約 Part 2 ・演習 4 : タイミング クロージャの達成 ・アドバンス インプリメンテーション オプション ・演習 5 : アドバンス インプリメンテーション オプション ・演習 6 : FPGA Editor - Virtex-6 FPGA ・ChipScope Pro ソフトウェア ・演習 7 : ChipScope Pro ソフトウェア ・コースのまとめ |