Zynq UltraScale+ MPSoC ソフトウェアデザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)締め切り日(内部用)開催可否(内部用)
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門5/10(火)
申込締切日：4/26
10:00~17:30		新横浜(hdLab)1191FPGAデバイス&ツールコース2022年5月2022042617001
embe.pngARTYを使用したMicroBlaze開発入門5/11(水)
申込締切日：4/26
10:00~17:30		新横浜(hdLab)1192エンベデッドコース2022年5月2022042617001
Vivado.pngVivado Design Suite でのUltraFast設計手法5/12(木)
申込締切日：4/26
10:00~17:30		オンライン開催中止FPGAデバイス&ツールコース2022年5月2022042617000
no_image.pngZynq UltraScale+ MPSoC ハードウェアデザイン5/13(金)
申込締切日：4/26
10:00~18:00		オンライン開催中止アドバンスドコース2022年5月2022042617000
Vivado.pngVivado Design Suite でのインプリメント手法5/16(月)
申込締切日：4/27
10:00~17:30		オンライン開催中止FPGAデバイス&ツールコース2022年5月2022042717000
Vivado.pngVivado Design Suite でのタイミング制約と解析5/17(火)
申込締切日：4/28
10:00~17:30		オンライン1197FPGAデバイス&ツールコース2022年5月2022042817001
embe.pngZynq SoC エンベデッドシステム開発5/17(火)~5/18(水)
申込締切日：4/28
10:00~18:00		オンライン開催中止エンベデッドコース2022年5月2022042817000
Vivado.pngVivado Design Suite でのタイミング クロージャ5/19(木)
申込締切日：5/10
10:00~17:30		オンライン1198FPGAデバイス&ツールコース2022年5月2022051017001
no_image.pngVITISアクセラレーション開発5/19(木)~5/20(金)
申込締切日：5/10
10:00~18:00		オンライン1199アドバンスドコース2022年5月2022051017001
Vivado.pngVivado Design Suite でのFPGA設計導入5/23(月)~5/24(火)
申込締切日：5/12
10:00~17:30		オンライン1200FPGAデバイス&ツールコース2022年5月2022051217001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級5/24(火)~5/25(水)
申込締切日：5/13
10:00~18:00		オンライン開催中止FPGAデバイス&ツールコース2022年5月2022051317000
embe.pngVITISでのエンベデッドシステムソフトウェア開発5/26(木)~5/27(金)
申込締切日：5/17
10:00~18:00		新横浜(hdLab)1202エンベデッドコース2022年5月2022051717001
Vivado.pngVivado Design Suite ツールフロー6/2(木)
申込締切日：5/24
10:00~17:30		オンライン1203FPGAデバイス&ツールコース2022年6月2022052417001
no_image.pngSystem Generator を使用したDSPデザイン6/2(木)~6/3(金)
申込締切日：5/24
10:00~18:00		新横浜(hdLab)1215アドバンスドコース2022年6月2022052417001
no_image.pngVersal ACAP: アーキテクチャとメソドロジー１6/7(火)~6/8(水)
申込締切日：5/27
10:00~18:00		オンライン1204アドバンスドコース2022年6月2022052717001
no_image.pngVersal ACAP: アーキテクチャとメソドロジー２6/9(木)
申込締切日：5/31
10:00~18:00		オンライン1205アドバンスドコース2022年6月2022053117001
Vivado.pngVivado Design Suite を使用したIPの管理6/9(木)
申込締切日：5/31
10:00~17:30		オンライン1207FPGAデバイス&ツールコース2022年6月2022053117001
no_image.pngVersal ACAP: ネットワーク オン チップ6/10(金)
申込締切日：6/1
10:00~18:00		オンライン1206アドバンスドコース2022年6月2022060117001
no_image.pngVitisAIプラットフォーム6/14(火)~6/15(水)
申込締切日：6/3
10:00~18:00		オンライン1208アドバンスドコース2022年6月2022060317001
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/16(木)~6/17(金)
申込締切日：6/7
10:00~18:00		オンライン1209エンベデッドコース2022年6月2022060717001
Vivado.pngVivado Design Suite でのUltraFast設計手法6/23(木)
申込締切日：6/14
10:00~17:30		オンライン1212FPGAデバイス&ツールコース2022年6月2022061417001
no_image.pngZynq UltraScale+ MPSoC ソフトウェアデザイン6/23(木)~6/24(金)
申込締切日：6/14
10:00~18:00		オンライン1211アドバンスドコース2022年6月2022061417001
Vivado.pngVivado Design Suite でのFPGA設計導入6/27(月)~6/28(火)
申込締切日：6/16
10:00~17:30		オンライン1210FPGAデバイス&ツールコース2022年6月2022061617001
embe.pngSDKユーザのためのVITIS6/28(火)
申込締切日：6/17
10:00~18:00		オンライン1214エンベデッドコース2022年6月2022061717001
Vivado.pngVivado Design Suite でのインプリメント手法6/30(木)
申込締切日：6/21
10:00~17:30		オンライン1213FPGAデバイス&ツールコース2022年6月2022062117001
Vivado.pngVivado Design Suite ツールフロー7/5(火)
申込締切日：6/24
10:00~17:30		オンライン1216FPGAデバイス&ツールコース2022年7月2022062417001
Vivado.pngVivado Design Suite でのタイミング制約と解析7/7(木)
申込締切日：6/28
10:00~17:30		オンライン1218FPGAデバイス&ツールコース2022年7月2022062817001
no_image.pngVitis HLSを使った高位合成7/7(木)~7/8(金)
申込締切日：6/28
10:00~18:00		オンライン1217DSPコース2022年7月2022062817001
Vivado.pngVivado Design Suite でのタイミング クロージャ7/8(金)
申込締切日：6/29
10:00~17:30		オンライン1219FPGAデバイス&ツールコース2022年7月2022062917001
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション7/11(月)
申込締切日：6/30
10:00~17:30		新横浜(hdLab)1225FPGAデバイス&ツールコース2022年7月2022063017001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門7/12(火)
申込締切日：7/1
10:00~17:30		新横浜(hdLab)1221FPGAデバイス&ツールコース2022年7月2022070117001
no_image.pngZynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ7/12(火)~7/13(水)
申込締切日：7/1
10:00~18:00		オンライン1220アドバンスドコース2022年7月2022070117001
embe.pngARTYを使用したMicroBlaze開発入門7/13(水)
申込締切日：7/4
10:00~17:30		新横浜(hdLab)1222エンベデッドコース2022年7月2022070417001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7/14(木)~7/15(金)
申込締切日：7/5
10:00~18:00		オンライン1223FPGAデバイス&ツールコース2022年7月2022070517001
no_image.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション7/19(火)~7/20(水)
申込締切日：7/7
10:00~18:00		オンライン1224アドバンスドコース2022年7月2022070717001
no_image.pngZynq UltraScale+ MPSoC ハードウェアデザイン7/26(火)
申込締切日：7/14
10:00~18:00		オンライン1226アドバンスドコース2022年7月2022071417001
embe.pngZynq SoC システムアーキテクチャ7/27(水)~7/28(木)
申込締切日：7/15
10:00~18:00		オンライン1227エンベデッドコース2022年7月2022071517001
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/28(木)~7/29(金)
申込締切日：7/19
10:00~18:00		新横浜(hdLab)1228FPGAデバイス&ツールコース2022年7月2022071917001

このコースはソフトウェア開発者向けに、Zynq® UltraScale+™ MPSoC デバイスのOSやその他の機能を説明します。

[このコースで学べること]

コース名Zynq UltraScale+ MPSoC ソフトウェアデザイン
ソフトウェアツールVitis 2020.1，Vivado Design Suite 2020.1
※ 12月開催よりテキストを改版しました。
トレーニング期間2日間
受講料1名様　12TC or 132,000円(税込)
※ 12月開催より価格を改定しました。
受講対象者Zynq® UltraScale+™ MPSoCを使用したソフトウェア設計に携わるエンジニア
受講要件・Zynqエンベデッドシステムソフトウェア開発コースの受講、同等の知識
・エンベデッドOSおよびリアルタイムOSの一般的な理解
・複雑なエンベデッドシステムの実装内容についての理解
・C または C++ プログラミングの経験 (一般的なデバッグ テクニックを含む)
・デバイス ドライバー、割り込みルーチン、スクリプトの記述と変更、ユーザー アプリケーション、ブート ローダー操作を含むエンベデッド プロセッシング システムの概念を理解している
コース内容※ 2018.3版の内容です。2020.1版では一部変更になる場合があります。

Day 1
・Application Processing Unit
　　Introduction to the members of the APU, specifically the Cortex-A53
　　processor and how the cluster is configured and managed.
　　 {Lecture, Lab}
・Real-Time Processing Unit
　　Introduction to the various elements within the RPU and
　　different modes of configuration. {Lecture, Demo, Lab}
・ARM TrustZone Technology
　　Illustrates the use of the ARMR TrustZone technology.
　　 {Lecture}
・QEMU
　　Introduction to the Quick Emulator, which is the tool used to run　
　　software for the Zynq UltraScale+ MPSoC device when
　　hardware is not available. {Lecture, Demo, Lab}
・HW-SW Virtualization
　　Covers the hardware and software elements of virtualization.
　　The lab demonstrates how hypervisors can be used.
　　　{Lecture, Demo, Lab}
・MultiProcessor Software Architecture
　　Introduces several potential architectures and illustrate
　　the strengths of each. {Lecture}
・Hypervisors
　　Description of generic hypervisors and discussion of some of
　　the details of implementing a hypervisor using Xen.
　　{Lecture, Demo, Lab} (Pairs with OpenAMP, but not SMP)
・OpenAMP
　　Introduction to the concept of OpenAMP.
　　{Lecture, Lab} (Pairs with the Xen Hypervisor, but not SMP)
・Linux
　　Discussion and examples showing how to configure Linux to
　　manage multiple processors. {Lecture, Demo}
Day 2
・Yocto
　　Compares and contrasts the kernel building methods between
　　a "pure" Yocto build and the PetaLinux build
　　(which uses Yocto "under-the-hood"). {Lecture, Demo, Lab}
・Open Source Library (Linux)
　　Introduction to open-source Linux and the effort and
　　risk-reducing PetaLinux tools. {Lecture, Demo, Lab}
・FreeRTOS
　　Overview of FreeRTOS with examples of how it can be used.
　　{Lecture, Demo, Lab}
・Software Stack
　　Introduction to what a software stack is and a number of stacks
　　used with the Zynq UltraScale+ MPSoC. {Lecture, Demo}
・PMU
　　Introduction to the concepts of power requirements in
　　embedded systems and the Zynq UltraScale+ MPSoC. {Lecture, Lab}
・Power Management
　　Overview of the PMU and the power-saving features of the device.
　 {Lecture, （Option Lab)}
・Booting
　　How to implement the embedded system, including the boot process
　　and boot image creation. Also how to detect a failed boot.
　　{Lecture, Lab}
・First Stage Boot Loader
　　Introduction to the FSBL, its importance, and how it can
　　be implemented and debugged.
　　{Lecture, Demo, Lab}
関連するビデオ
※Xilinx社のサイトへ移動します。
Zynq Development Tools Overview
Zynq-7000 SoC の概要 (日本語吹替)