Vivado Design Suite を使用したIPの管理
| カテゴリ | 講座名 | 日程 | 場所 | 状況 | カテゴリー(内部用) | 日程(内部用) | 締め切り日(内部用) | 開催可否(内部用) |
|---|---|---|---|---|---|---|---|---|
| embe.png | VITISでのエンベデッドシステムソフトウェア開発 | 12/1(木)~12/2(金) 申込締切日：11/21 10:00~18:00 | 新横浜(hdLab) | 1277 | エンベデッドコース | 2022年12月 | 202211211700 | 1 |
| no_image.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 12/6(火)~12/7(水) 申込締切日：11/25 10:00~18:00 | ハイブリッド開催 オンライン or 新横浜(hdLab) | 1279 | アドバンスドコース | 2022年12月 | 202211251700 | 1 |
| Vivado.png | Vivado Design Suite を使用したIPの管理 | 12/6(火) 申込締切日：11/25 10:00~17:30 | オンライン | 1278 | FPGAデバイス&ツールコース | 2022年12月 | 202211251700 | 1 |
| no_image.png | Vitis Model Composer | 12/8(木)~12/9(金) 申込締切日：11/29 10:00~18:00 | 新横浜(hdLab) | 満席 | アドバンスドコース | 2022年12月 | 202211291700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 12/8(木) 申込締切日：11/29 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2022年12月 | 202211291700 | 0 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 12/12(月)~12/13(火) 申込締切日：12/1 10:00~17:30 | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2022年12月 | 202212011700 | 0 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 12/15(木) 申込締切日：12/6 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2022年12月 | 202212061700 | 0 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 12/19(月)~12/20(火) 申込締切日：12/8 10:00~17:30 | オンライン | 開催中止 | FPGAデバイス&ツールコース | 2022年12月 | 202212081700 | 0 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 12/20(火)~12/21(水) 申込締切日：12/9 10:00~18:00 | オンライン | 1285 | エンベデッドコース | 2022年12月 | 202212091700 | 1 |
| no_image.png | VitisAIプラットフォーム | 12/22(木)~12/23(金) 申込締切日：12/13 10:00~18:00 | ハイブリッド開催 オンライン or 新横浜(hdLab) | 1286 | アドバンスドコース | 2022年12月 | 202212131700 | 1 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 1/12(木)~1/13(金) 申込締切日：12/26 10:00~18:00 | オンライン | 1288 | FPGAデバイス&ツールコース | 2023年1月 | 202212261700 | 1 |
| embe.png | PetaLinuxツールを使用したエンベデッドデザイン | 1/12(木)~1/13(金) 申込締切日：12/26 10:00~18:00 | オンライン | 1289 | エンベデッドコース | 2023年1月 | 202212261700 | 1 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 1/16(月) 申込締切日：12/28 10:00~17:30 | 新横浜(hdLab) | 1290 | FPGAデバイス&ツールコース | 2023年1月 | 202212281700 | 1 |
| embe.png | ARTYを使用したMicroBlaze開発入門 | 1/18(水) 申込締切日：1/6 10:00~17:30 | 新横浜(hdLab) | 1293 | エンベデッドコース | 2023年1月 | 202301061700 | 1 |
| no_image.png | Zynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ | 1/17(火)~1/18(水) 申込締切日：1/6 10:00~18:00 | オンライン | 1292 | アドバンスドコース | 2023年1月 | 202301061700 | 1 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 1/17(火) 申込締切日：1/6 10:00~17:30 | 新横浜(hdLab) | 1291 | FPGAデバイス&ツールコース | 2023年1月 | 202301061700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 1/19(木)~1/20(金) 申込締切日：1/10 10:00~17:30 | オンライン | 1294 | FPGAデバイス&ツールコース | 2023年1月 | 202301101700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 1/23(月) 申込締切日：1/12 10:00~17:30 | オンライン | 1295 | FPGAデバイス&ツールコース | 2023年1月 | 202301121700 | 1 |
| embe.png | Zynq SoC システムアーキテクチャ | 1/24(火)~1/25(水) 申込締切日：1/13 10:00~18:00 | オンライン | 1297 | エンベデッドコース | 2023年1月 | 202301131700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 1/24(火) 申込締切日：1/13 10:00~17:30 | オンライン | 1296 | FPGAデバイス&ツールコース | 2023年1月 | 202301131700 | 1 |
| no_image.png | Kria KV260 Vision AI | 1/26(木)~1/27(金) 申込締切日：1/17 10:00~18:00 | オンライン | 1298 | アドバンスドコース | 2023年1月 | 202301171700 | 1 |
| Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 1/26(木)~1/27(金) 申込締切日：1/17 10:00~18:00 | 新横浜(hdLab) | 1299 | FPGAデバイス&ツールコース | 2023年1月 | 202301171700 | 1 |
| no_image.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 1/31(火)~2/1(水) 申込締切日：1/20 10:00~18:00 | オンライン | 1302 | アドバンスドコース | 2023年1月 | 202301201700 | 1 |
| Vivado.png | Vivado Design Suite ツールフロー | 1/31(火) 申込締切日：1/20 10:00~17:30 | オンライン | 1300 | FPGAデバイス&ツールコース | 2023年1月 | 202301201700 | 1 |
| Vivado.png | Spartan-6 FPGAのマイグレーション | 2/1(水) 申込締切日：1/23 10:00~17:30 | オンライン | 開催予定 | FPGAデバイス&ツールコース | 2023年2月 | 202301231700 | 1 |
| DSP.png | Vitis HLSを使った高位合成 | 2/2(木)~2/3(金) 申込締切日：1/24 10:00~18:00 | オンライン | 1304 | DSPコース | 2023年2月 | 202301241700 | 1 |
| no_image.png | Versal ACAP: アーキテクチャとメソドロジー１ | 2/7(火)~2/8(水) 申込締切日：1/27 10:00~18:00 | オンライン | 1306 | アドバンスドコース | 2023年2月 | 202301271700 | 1 |
| Vivado.png | IP インテグレーターツールによる設計 | 2/7(火) 申込締切日：1/27 10:00~17:30 | オンライン | 開催予定 | FPGAデバイス&ツールコース | 2023年2月 | 202301271700 | 1 |
| no_image.png | Versal ACAP: アーキテクチャとメソドロジー２ | 2/9(木) 申込締切日：1/31 10:00~18:00 | オンライン | 1307 | アドバンスドコース | 2023年2月 | 202301311700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 2/9(木) 申込締切日：1/31 10:00~17:30 | オンライン | 1309 | FPGAデバイス&ツールコース | 2023年2月 | 202301311700 | 1 |
| no_image.png | Versal ACAP: ネットワーク オン チップ | 2/10(金) 申込締切日：2/1 10:00~18:00 | オンライン | 1308 | アドバンスドコース | 2023年2月 | 202302011700 | 1 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 2/10(金) 申込締切日：2/1 10:00~17:30 | オンライン | 1310 | FPGAデバイス&ツールコース | 2023年2月 | 202302011700 | 1 |
| CONN.png | PCI Express デザイン | 2/14(火)~2/15(水) 申込締切日：2/3 10:00~17:30 | オンライン | 1311 | 高速インターフェイスコース | 2023年2月 | 202302031700 | 1 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 2/15(水)~2/16(木) 申込締切日：2/6 10:00~18:00 | オンライン | 1312 | エンベデッドコース | 2023年2月 | 202302061700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 2/21(火)~2/22(水) 申込締切日：2/10 10:00~17:30 | オンライン | 1313 | FPGAデバイス&ツールコース | 2023年2月 | 202302101700 | 1 |
| no_image.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 2/27(月) 申込締切日：2/14 10:00~18:00 | オンライン | 1314 | アドバンスドコース | 2023年2月 | 202302141700 | 1 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 2/28(火)~3/1(水) 申込締切日：2/15 10:00~17:30 | 新横浜(hdLab) | 1316 | FPGAデバイス&ツールコース | 2023年2月 | 202302151700 | 1 |
| Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 2/28(火)~3/1(水) 申込締切日：2/15 10:00~18:00 | オンライン | 1317 | FPGAデバイス&ツールコース | 2023年2月 | 202302151700 | 1 |
| embe.png | VITISでのエンベデッドシステムソフトウェア開発 | 3/2(木)~3/3(金) 申込締切日：2/17 10:00~18:00 | 新横浜(hdLab) | 1318 | エンベデッドコース | 2023年3月 | 202302171700 | 1 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 3/2(木)~3/3(金) 申込締切日：2/17 10:00~18:00 | オンライン | 1319 | FPGAデバイス&ツールコース | 2023年3月 | 202302171700 | 1 |
| no_image.png | VITISアクセラレーション開発 | 3/7(火)~3/8(水) 申込締切日：2/22 10:00~18:00 | オンライン | 1329 | アドバンスドコース | 2023年3月 | 202302221700 | 1 |
| Vivado.png | Vivado Design Suite ツールフロー | 3/7(火) 申込締切日：2/22 10:00~17:30 | オンライン | 1320 | FPGAデバイス&ツールコース | 2023年3月 | 202302221700 | 1 |
| no_image.png | Vitis Model Composer | 3/9(木)~3/10(金) 申込締切日：2/28 10:00~18:00 | オンライン | 1330 | アドバンスドコース | 2023年3月 | 202302281700 | 1 |
| no_image.png | Zynq UltraScale+ MPSoC ソフトウェアデザイン | 3/14(火)~3/15(水) 申込締切日：3/3 10:00~18:00 | オンライン | 1321 | アドバンスドコース | 2023年3月 | 202303031700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 3/14(火) 申込締切日：3/3 10:00~17:30 | オンライン | 1322 | FPGAデバイス&ツールコース | 2023年3月 | 202303031700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 3/15(水) 申込締切日：3/6 10:00~17:30 | オンライン | 1323 | FPGAデバイス&ツールコース | 2023年3月 | 202303061700 | 1 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 3/16(木)~3/17(金) 申込締切日：3/7 10:00~18:00 | オンライン | 1324 | エンベデッドコース | 2023年3月 | 202303071700 | 1 |
| no_image.png | VitisAIプラットフォーム | 3/23(木)~3/24(金) 申込締切日：3/14 10:00~18:00 | オンライン | 1326 | アドバンスドコース | 2023年3月 | 202303141700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 3/27(月)~3/28(火) 申込締切日：3/16 10:00~17:30 | 新横浜(hdLab) | 1325 | FPGAデバイス&ツールコース | 2023年3月 | 202303161700 | 1 |
| no_image.png | Versal AI Engine 1: アーキテクチャとデザインフロー | 3/28(火)~3/29(水) 申込締切日：3/17 10:00~18:00 | オンライン | 1327 | アドバンスドコース | 2023年3月 | 202303171700 | 1 |
| no_image.png | Versal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング | 3/30(木)~3/31(金) 申込締切日：3/21 10:00~18:00 | オンライン | 1328 | アドバンスドコース | 2023年3月 | 202303211700 | 1 |
このコースでは、ザイリンクス FPGAの設計生産性を高めるための IPの管理方法を中心に説明します。
Vivado Design Suite で自分のデザインをIPとしてパッケージする手法をはじめ、リビジョン管理やデバッグに関する情報など従来のトレーニングにはなかったIPをメインにした内容になります。
[このコースで学べること]
| コース名 | Vivado Design Suite を使用したIPの管理 |
|---|---|
| ソフトウェアツール | Vivado Design Suite 2016.1 ※演習は2019.1を使用 |
| トレーニング期間 | 1日間 |
| 受講料 | 1名様 4TC or 53,900円(税込) |
| 受講対象者 | ・Vivado Design Suiteを利用して効率良く設計したい方 ・IPを使う方 ・IPを作る方 ・設計リソースの流用を考えている方 |
| 受講要件 | ・Vivado Design Suiteの操作方法の基本的な知識を有する |
| コース内容 | 基本的なIPの利用方法 ・IPカタログによるIPのカスタマイズとデザインへの取り込み ・カスタマイズ済みIPの利用 ・IPインテグレーターによるデザイン ・IPのバージョンアップ（IP Upgrade) カスタムIPの作成による設計リソースの共有化 ・カスタムIPのパッケージ化の手順 ・演習 IPの管理方法 ・IP コンテナーの使用によるIPファイル用のリビジョン管理の簡素化 ・[Managed IP]によるIPの集約管理 ・演習 IPインテグレーターによるデザイン ・IP インテグレーター (IPI)の理解 ・IPI ブロックデザインの作成 ・IPI ブロックデザインでのデバッグフロー ・演習 |