Zynq UltraScale+ MPSoC ハードウェアデザイン
| カテゴリ | Courseへのリンク | 日程 | 会場、受講料 | 状況 | category | 開催月 | 締切時間 | Flag |
|---|---|---|---|---|---|---|---|---|
| embe.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 1 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 2 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| Vivado.png | PCI Express デザイン | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 3 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
| AdovancedMin2.png | Versal adaptive SoC: Quick Start | 随時 | オンデマンド TC：6TC 現金：¥66,000 | 4 | Versal Adaptive SoC | オンデマンド | 203510311700 | 1 |
| lang.png | Verification with SystemVerilog | 随時 | オンデマンド TC：8TC 現金：¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
| lang.png | Designing with SystemVerilog | 随時 | オンデマンド TC：8TC 現金：¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
| eembe.png | Vitis HLSを使った高位合成 | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 7 | SoCとVitisツール | オンデマンド | 203510311700 | 1 |
| embe.png | Kria KV260 Vision AI | 随時 | オンデマンド TC：12TC 現金：¥132,000 | 8 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 随時 | オンデマンド TC：8TC 現金：¥107,800 | 9 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
| eembe.png | ソフト＆ハード設計実装セミナー | 5月13日(火) 申込締切日：4/30 10:00~17:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2023 | SoCとVitisツール | 2025年5月 | 202504301700 | 1 |
| AdovancedMin2.png | Embedded Heterogeneous Design | 5月13日(火)-14日(水) 申込締切日：4/30 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 開催中止 | Versal Adaptive SoC | 2025年5月 | 202504301700 | 0 |
| embe.png | Kria KV260 入門 | 5月20日(火) 申込締切日：5/9 13:00~18:00 | 新横浜(hdLab) TC：8TC (TCのみ) | 満席 | MPSoC/SoM | 2025年5月 | 202505091700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 5月20日(火)-21日(水) 申込締切日：5/9 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2026 | MPSoC/SoM | 2025年5月 | 202505091700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 5月20日(火) 申込締切日：5/9 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2027 | FPGAとVivadoツール | 2025年5月 | 202505091700 | 1 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 5月22日(木) 申込締切日：5/13 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2028 | FPGAとVivadoツール | 2025年5月 | 202505131700 | 1 |
| Vivado.png | PCI Express デザイン | 5月22日(木)-23日(金) 申込締切日：5/13 10:00~17:30 | オンライン TC：12TC 現金：¥132,000 | 開催中止 | FPGAとVivadoツール | 2025年5月 | 202505131700 | 0 |
| embe.png | Kria KV260 Vision AI | 5月27日(火)-28日(水) 申込締切日：5/16 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2031 | MPSoC/SoM | 2025年5月 | 202505161700 | 1 |
| eembe.png | Zynq SoC エンベデッドシステム開発 | 5月29日(木)-30日(金) 申込締切日：5/20 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2032 | SoCとVitisツール | 2025年5月 | 202505201700 | 1 |
| lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 5月29日(木)-30日(金) 申込締切日：5/20 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2033 | HDL言語と検証 | 2025年5月 | 202505201700 | 1 |
| eembe.png | Migrating to the Vitis Unified IDE | 6月3日(火) 申込締切日：5/23 10:00~18:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2035 | SoCとVitisツール | 2025年6月 | 202505231700 | 1 |
| eembe.png | Embedded Systems Software Design Basic | 6月4日(水)-5日(木) 申込締切日：5/26 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2036 | SoCとVitisツール | 2025年6月 | 202505261700 | 1 |
| eembe.png | Embedded Systems Software Design OS | 6月6日(金) 申込締切日：5/28 10:00~18:00 | 新横浜(hdLab) TC：6TC 現金：¥66,000 | 2037 | SoCとVitisツール | 2025年6月 | 202505281700 | 1 |
| Vivado.png | デザイン クロージャ テクニック デザイン＆パワー | 6月5日(木) 申込締切日：5/27 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2038 | FPGAとVivadoツール | 2025年6月 | 202505271700 | 1 |
| Vivado.png | タイミングクロージャテクニックPart1 | 6月9日(月) 申込締切日：5/29 10:00~17:30 | オンライン TC：6TC 現金：¥66,000 | 2039 | FPGAとVivadoツール | 2025年6月 | 202505291700 | 1 |
| Vivado.png | タイミングクロージャテクニックPart2 | 6月10日(火) 申込締切日：5/30 10:00~17:30 | オンライン TC：6TC 現金：¥66,000 | 2040 | FPGAとVivadoツール | 2025年6月 | 202505301700 | 1 |
| eembe.png | Vitis Model Composer | 6月10日(火)-11日(水) 申込締切日：5/30 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2041 | SoCとVitisツール | 2025年6月 | 202505301700 | 1 |
| Vivado.png | IP インテグレーターツールによる設計 | 6月11日(水) 申込締切日：6/2 10:00~17:30 | オンライン TC：6TC 現金：¥66,000 | 2042 | FPGAとVivadoツール | 2025年6月 | 202506021700 | 1 |
| eembe.png | PetaLinuxツールを使用したエンベデッドデザイン | 6月12日(木)-13日(金) 申込締切日：6/3 10:00~18:00 | 新横浜(hdLab) TC：8TC 現金：¥107,800 | 2043 | SoCとVitisツール | 2025年6月 | 202506031700 | 1 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 6月19日(木)-20日(金) 申込締切日：6/10 10:00~17:30 | 新横浜(hdLab) TC：8TC 現金：¥107,800 | 2044 | FPGAとVivadoツール | 2025年6月 | 202506101700 | 1 |
| lang.png | Verification with SystemVerilog | 6月19日(木)-20日(金) 申込締切日：6/10 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2045 | HDL言語と検証 | 2025年6月 | 202506101700 | 1 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 6月23日(月) 申込締切日：6/12 10:00~17:30 | 新横浜(hdLab) TC：4TC 現金：¥53,900 | 2050 | FPGAとVivadoツール | 2025年6月 | 202506121700 | 1 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ 基礎編 | 6月24日(火) 申込締切日：6/13 10:00~17:30 | 新横浜(hdLab) TC：4TC 現金：¥53,900 | 2046 | FPGAとVivadoツール | 2025年6月 | 202506131700 | 1 |
| AdovancedMin2.png | Versal adaptive SoC: Quick Start | 6月25日(水) 申込締切日：6/16 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2047 | Versal Adaptive SoC | 2025年6月 | 202506161700 | 1 |
| lang.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 6月26日(木)-27日(金) 申込締切日：6/17 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2048 | HDL言語と検証 | 2025年6月 | 202506171700 | 1 |
| eembe.png | VitisAIプラットフォーム | 6月26日(木)-27日(金) 申込締切日：6/17 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2049 | SoCとVitisツール | 2025年6月 | 202506171700 | 1 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 7月1日(火) 申込締切日：6/20 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2052 | FPGAとVivadoツール | 2025年7月 | 202506201700 | 1 |
| Vivado.png | Vivado Design Suite でのインプリメント手法 | 7月3日(木) 申込締切日：6/24 10:00~17:30 | オンライン TC：4TC 現金：¥53,900 | 2054 | FPGAとVivadoツール | 2025年7月 | 202506241700 | 1 |
| eembe.png | Vitis HLSを使った高位合成 | 7月8日(火)-9日(水) 申込締切日：6/27 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2056 | SoCとVitisツール | 2025年7月 | 202506271700 | 1 |
| eembe.png | Zynq SoC システムアーキテクチャ | 7月10日(木)-11日(金) 申込締切日：7/1 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2057 | SoCとVitisツール | 2025年7月 | 202507011700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 7月15日(火)-16日(水) 申込締切日：7/4 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2058 | MPSoC/SoM | 2025年7月 | 202507041700 | 1 |
| embe.png | OS and Hypervisors in Adaptive SoCs | 7月17日(木)-18日(金) 申込締切日：7/8 10:00~18:00 | 新横浜(hdLab) TC：12TC 現金：¥132,000 | 2059 | MPSoC/SoM | 2025年7月 | 202507081700 | 1 |
| lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 7月17日(木)-18日(金) 申込締切日：7/8 10:00~18:00 | オンライン TC：8TC 現金：¥107,800 | 2060 | HDL言語と検証 | 2025年7月 | 202507081700 | 1 |
| lang.png | FPGA向けRTL設計スタイルガイドセミナー | 7月22日(火)-23日(水) 申込締切日：7/10 10:00~18:00 | 新横浜(hdLab) TC：8TC 現金：¥107,800 | 2061 | HDL言語と検証 | 2025年7月 | 202507101700 | 1 |
| embe.png | Zynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ | 7月23日(水)-24日(木) 申込締切日：7/11 10:00~18:00 | オンライン TC：12TC 現金：¥132,000 | 2062 | MPSoC/SoM | 2025年7月 | 202507111700 | 1 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 7月24日(木) 申込締切日：7/14 10:00~17:30 | 新横浜(hdLab) TC：4TC 現金：¥53,900 | 2063 | FPGAとVivadoツール | 2025年7月 | 202507141700 | 1 |
| eembe.png | Migrating to the Vitis Unified IDE | 7月25日(金) 申込締切日：7/15 10:00~18:00 | オンライン TC：6TC 現金：¥66,000 | 2064 | SoCとVitisツール | 2025年7月 | 202507151700 | 1 |
※2024年8月開催分より、講座内容を刷新し、開催日数は2日間となります。
あわせて、受講料も改定しておりますのでご注意下さい。
このコースでは、ハードウェア設計者向けにZynq® UltraScale+™ MPSoC デバイスのアーキテクチャと機能を説明します。
[このコースで学べること]
Zynq UltraScale+ MPSoC の概要
| コース名 | Zynq UltraScale+ MPSoC ハードウェアデザイン |
|---|---|
| ソフトウェアツール | ・Vivado Design Suite 2023.1 ・Vitis unified software platform 2023.1 |
| ハードウェア | ・Architecture: Zynq UltraScale+ MPSoC ・Demo board: ZCU104 |
| トレーニング期間 | 2日間 |
| 受講料 | 1名様 12TC or 132,000円(税込) |
| 受講対象者 | Zynq UltraScale+ MPSoC デバイスの主要ハードウェアの構造を理解したい方 Zynq UltraScale+ MPSoC デバイスの設計をするハードウエアエンジニア |
| 受講要件 | Zynq UltraScale+ MPSoC に関する基礎知識 Vivado および Vitisツールの基本的な知識 |
| コース内容 | Day 1 アプリケーション プロセッシング ユニット ・ArmR Cortex・-A53 プロセッサ ・アーキテクチャ拡張 ・64-ビット アーキテクチャの機能 ・例外処理 ・キャッシュコヒーレンシ ・HW-SW の仮想化 ・ハイパーバイザー: 概要 ・仮想化ハードウェアのサポート リアルタイム プロセッシング ユニット ・L1 および L2 キャッシュ ・クロッキング、パワー、リセット TCM アーキテクチャ QEMU ・アプリケーション開発とデバッグ ブート ・ブートとコンフィグレーション ・ブート イメージ FSBL (第 1 段階ブートローダー) Day 2 ビデオ ・ビデオ コーデック ユニットの概要 ・VCU アーキテクチャ システム保護 ・システム メモリ管理ユニット ・ペリフェラル保護ユニット ・メモリ保護ユニット クロックおよびリセット ・クロック ・PS リセット AXI ・バリエーション ・トランザクション 消費電力管理と PMU ・電源ドメイン ・PMU の概要 ・PMU システムアーキテクチャ ・PMUと IPI クロストリガを使ったデバッグ ・クロストリガを使ったデバッグ ※予告なくコース内容に若干の変更がはいる場合があります。 ※進行状況により内容が変わる場合があります。 ※オンライン開催場合、演習は講師のデモとなります。 |