Zynq UltraScale+ MPSoC ハードウェアデザイン

カテゴリCourseへのリンク日程会場、受講料状況category開催月締切時間Flag
embe.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション随時オンデマンド
TC:12TC
現金:¥132,000
1MPSoC/SoMオンデマンド2035103117001
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ随時オンデマンド
TC:12TC
現金:¥132,000
2MPSoC/SoMオンデマンド2035103117001
Vivado.pngPCI Express デザイン随時オンデマンド
TC:12TC
現金:¥132,000
3FPGAとVivadoツールオンデマンド2035103117001
AdovancedMin2.pngVersal adaptive SoC: Quick Start随時オンデマンド
TC:6TC
現金:¥66,000
4Versal Adaptive SoCオンデマンド2035103117001
lang.pngVerification with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
lang.pngDesigning with SystemVerilog随時オンデマンド
TC:8TC
現金:¥107,800
受付停止HDL言語と検証オンデマンド2035103117001
eembe.pngVitis HLSを使った高位合成随時オンデマンド
TC:12TC
現金:¥132,000
7SoCとVitisツールオンデマンド2035103117001
embe.pngKria KV260 Vision AI 随時オンデマンド
TC:12TC
現金:¥132,000
8MPSoC/SoMオンデマンド2035103117001
Vivado.pngVivado Design Suite でのFPGA設計導入随時オンデマンド
TC:8TC
現金:¥107,800
9FPGAとVivadoツールオンデマンド2035103117001
embe.pngKria KV260 入門8月1日(金)
申込締切日:7/23
13:00~18:00
新横浜(hdLab)
TC:8TC
現金:TCのみ
満席MPSoC/SoM2025年8月2025072317001
eembe.pngソフト&ハード設計実装セミナー8月5日(火)
申込締切日:7/25
10:00~17:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
開催中止SoCとVitisツール2025年8月2025072517000
Vivado.pngVivado Design Suite でのFPGA設計導入8月5日(火)-6日(水)
申込締切日:7/25
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
受付停止FPGAとVivadoツール2025年8月2025072517000
embe.pngZynq UltraScale+ MPSoCハードウェアデザイン8月5日(火)-6日(水)
申込締切日:7/25
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
受付停止MPSoC/SoM2025年8月2025072517000
embe.pngZynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション8月7日(木)-8日(金)
申込締切日:7/29
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止MPSoC/SoM2025年8月2025072917000
Vivado.pngVivado Design Suite でのタイミング制約と解析8月7日(木)
申込締切日:7/29
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2072FPGAとVivadoツール2025年8月2025072917001
Vivado.pngVivado Design Suite でのタイミング クロージャ8月8日(金)
申込締切日:7/30
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
開催中止FPGAとVivadoツール2025年8月2025073017000
Vivado.pngIP インテグレーターツールによる設計8月19日(火)
申込締切日:8/7
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2074FPGAとVivadoツール2025年8月2025080717001
lang.pngDesigning with SystemVerilog8月21日(木)-22日(金)
申込締切日:8/12
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2075HDL言語と検証2025年8月2025081217001
Vivado.pngPCI Express デザイン8月21日(木)-22日(金)
申込締切日:8/12
10:00~17:30
オンライン
TC:12TC
現金:¥132,000
開催中止FPGAとVivadoツール2025年8月2025081217000
eembe.pngZynq SoC エンベデッドシステム開発8月26日(火)-27日(水)
申込締切日:8/15
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2077SoCとVitisツール2025年8月2025081517001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級8月28日(木)-29日(金)
申込締切日:8/19
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2078HDL言語と検証2025年8月2025081917001
embe.pngKria KV260 Vision AI 8月28日(木)-29日(金)
申込締切日:8/19
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止MPSoC/SoM2025年8月2025081917000
AdovancedMin2.pngEmbedded Heterogeneous Design9月2日(火)-3日(水)
申込締切日:8/22
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
開催中止Versal Adaptive SoC2025年9月2025082217000
eembe.pngソフト&ハード システム設計セミナー9月4日(木)-5日(金)
申込締切日:8/26
10:00~17:00
新横浜(hdLab)
TC:16TC
現金:¥176,000
2082SoCとVitisツール2025年9月2025082617001
AdovancedMin2.pngVersal adaptive SoC: Quick Start9月4日(木)
申込締切日:8/26
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2083Versal Adaptive SoC2025年9月2025082617001
AdovancedMin2.pngVersal AI Engine: Quick Start9月5日(金)
申込締切日:8/27
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2084Versal Adaptive SoC2025年9月2025082717001
eembe.pngMigrating to the Vitis Unified IDE9月9日(火)
申込締切日:8/29
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2085SoCとVitisツール2025年9月2025082917001
eembe.pngEmbedded Systems Software Design Basic9月10日(水)-11日(木)
申込締切日:9/1
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2086SoCとVitisツール2025年9月2025090117001
eembe.pngEmbedded Systems Software Design OS9月12日(金)
申込締切日:9/3
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2087SoCとVitisツール2025年9月2025090317001
AdovancedMin2.pngVersal adaptive SoC:アーキテクチャ9月9日(火)-10日(水)
申込締切日:8/29
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2088Versal Adaptive SoC2025年9月2025082917001
AdovancedMin2.pngVersal adaptive SoC:デザインメソドロジー9月11日(木)-12日(金)
申込締切日:9/2
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2089Versal Adaptive SoC2025年9月2025090217001
AdovancedMin2.pngVersal Adaptive SoC:ネットワーク オン チップ9月17日(水)
申込締切日:9/5
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2090Versal Adaptive SoC2025年9月2025090517001
Vivado.pngVivado ロジック解析を使用したデバッグ 基礎編9月17日(水)
申込締切日:9/5
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2091FPGAとVivadoツール2025年9月2025090517001
lang.pngVerification with SystemVerilog9月18日(木)-19日(金)
申込締切日:9/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2092HDL言語と検証2025年9月2025090817001
Vivado.pngVivado Design Suite でのFPGA設計導入9月18日(木)-19日(金)
申込締切日:9/8
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
2093FPGAとVivadoツール2025年9月2025090817001
lang.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級9月18日(木)-19日(金)
申込締切日:9/8
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2094HDL言語と検証2025年9月2025090817001
eembe.pngVitisAIプラットフォーム9月24日(水)-25日(木)
申込締切日:9/10
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2095SoCとVitisツール2025年9月2025091017001
Vivado.pngデザイン クロージャ テクニック デザイン&パワー9月24日(水)
申込締切日:9/10
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2096FPGAとVivadoツール2025年9月2025091017001
Vivado.pngタイミングクロージャテクニックPart19月25日(木)
申込締切日:9/11
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2097FPGAとVivadoツール2025年9月2025091117001
Vivado.pngタイミングクロージャテクニックPart29月26日(金)
申込締切日:9/12
10:00~17:30
オンライン
TC:6TC
現金:¥66,000
2098FPGAとVivadoツール2025年9月2025091217001
AdovancedMin2.pngVersal Adaptive SoC Workshop【講義と演習】9月30日(火)
申込締切日:9/17
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2099Versal Adaptive SoC2025年9月2025091717001
AdovancedMin2.pngVersal Adaptive SoC Workshop【演習のみ】9月30日(火)
申込締切日:9/17
13:30~18:00
新横浜(hdLab)
TC:4TC
現金:¥44,000
2100Versal Adaptive SoC2025年9月2025091717001
eembe.pngARTYを使用したMicroBlaze-v開発入門10月1日(水)
申込締切日:9/18
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2102SoCとVitisツール2025年10月2025091817001
eembe.pngYoctoを使用した組み込みLinux開発10月1日(水)
申込締切日:9/18
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2103SoCとVitisツール2025年10月2025091817001
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門10月2日(木)
申込締切日:9/19
10:00~17:30
新横浜(hdLab)
TC:4TC
現金:¥53,900
2104FPGAとVivadoツール2025年10月2025091917001
AdovancedMin2.pngVersal AI Engine 1: アーキテクチャとデザインフロー10月2日(木)-3日(金)
申込締切日:9/19
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2105Versal Adaptive SoC2025年10月2025091917001
eembe.pngZYBOを使ったカラーバー発生回路作成10月3日(金)
申込締切日:9/24
10:00~18:00
新横浜(hdLab)
TC:6TC
現金:¥66,000
2106SoCとVitisツール2025年10月2025092417001
embe.pngZynq UltraScale+ MPSoC Boot and Platform Management10月9日(木)-10日(金)
申込締切日:9/30
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2107MPSoC/SoM2025年10月2025093017001
eembe.pngZynq SoC システムアーキテクチャ10月9日(木)-10日(金)
申込締切日:9/30
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2108SoCとVitisツール2025年10月2025093017001
AdovancedMin2.pngUltraScale+デバイスからVersalアダプティブSoC への移行10月15日(水)
申込締切日:10/3
10:00~18:00
オンライン
TC:6TC
現金:¥66,000
2109Versal Adaptive SoC2025年10月2025100317001
lang.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10月16日(木)-17日(金)
申込締切日:10/6
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2110HDL言語と検証2025年10月2025100617001
embe.pngZynq UltraScale+ MPSoC システムアーキテクチャ10月16日(木)-17日(金)
申込締切日:10/6
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2111MPSoC/SoM2025年10月2025100617001
Vivado.pngVivado Design Suite でのFPGA設計導入10月20日(月)-21日(火)
申込締切日:10/8
10:00~17:30
オンライン
TC:8TC
現金:¥107,800
2112FPGAとVivadoツール2025年10月2025100817001
embe.pngOS and Hypervisors in Adaptive SoCs10月21日(火)-22日(水)
申込締切日:10/9
10:00~18:00
新横浜(hdLab)
TC:12TC
現金:¥132,000
2113MPSoC/SoM2025年10月2025100917001
eembe.pngZynq SoC エンベデッドシステム開発10月21日(火)-22日(水)
申込締切日:10/9
10:00~18:00
オンライン
TC:8TC
現金:¥107,800
2117SoCとVitisツール2025年10月2025100917001
AdovancedMin2.pngVersal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング10月23日(木)-24日(金)
申込締切日:10/14
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2114Versal Adaptive SoC2025年10月2025101417001
lang.pngFPGA向けRTL設計スタイルガイドセミナー10月27日(月)-28日(火)
申込締切日:10/16
10:00~18:00
新横浜(hdLab)
TC:8TC
現金:¥107,800
2115HDL言語と検証2025年10月2025101617001
Vivado.pngVivado Design Suite でのUltraFast設計手法10月28日(火)
申込締切日:10/17
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2116FPGAとVivadoツール2025年10月2025101717001
Vivado.pngVivado Design Suite でのインプリメント手法10月30日(木)
申込締切日:10/21
10:00~17:30
オンライン
TC:4TC
現金:¥53,900
2118FPGAとVivadoツール2025年10月2025102117001
eembe.pngVitis HLSを使った高位合成10月30日(木)-31日(金)
申込締切日:10/21
10:00~18:00
オンライン
TC:12TC
現金:¥132,000
2119SoCとVitisツール2025年10月2025102117001

※2024年8月開催分より、講座内容を刷新し、開催日数は2日間となります。
あわせて、受講料も改定しておりますのでご注意下さい。

このコースでは、ハードウェア設計者向けにZynq® UltraScale+™ MPSoC デバイスのアーキテクチャと機能を説明します。

[このコースで学べること]

Zynq UltraScale+ MPSoC の概要

コース名Zynq UltraScale+ MPSoC ハードウェアデザイン
ソフトウェアツール・Vivado Design Suite 2023.1
・Vitis unified software platform 2023.1
ハードウェア・Architecture: Zynq UltraScale+ MPSoC
・Demo board: ZCU104
トレーニング期間2日間
受講料1名様 12TC or 132,000円(税込)
受講対象者Zynq UltraScale+ MPSoC デバイスの主要ハードウェアの構造を理解したい方
Zynq UltraScale+ MPSoC デバイスの設計をするハードウエアエンジニア
受講要件Zynq UltraScale+ MPSoC に関する基礎知識
Vivado および Vitisツールの基本的な知識
コース内容Day 1
アプリケーション プロセッシング ユニット
 ・ArmR Cortex・-A53 プロセッサ
 ・アーキテクチャ拡張
 ・64-ビット アーキテクチャの機能
 ・例外処理
 ・キャッシュコヒーレンシ
 ・HW-SW の仮想化
 ・ハイパーバイザー: 概要
 ・仮想化ハードウェアのサポート
リアルタイム プロセッシング ユニット
 ・L1 および L2 キャッシュ
 ・クロッキング、パワー、リセット
TCM アーキテクチャ
QEMU
 ・アプリケーション開発とデバッグ
ブート
 ・ブートとコンフィグレーション
 ・ブート イメージ
FSBL (第 1 段階ブートローダー)
 
Day 2
ビデオ
 ・ビデオ コーデック ユニットの概要
 ・VCU アーキテクチャ
システム保護
 ・システム メモリ管理ユニット
 ・ペリフェラル保護ユニット
 ・メモリ保護ユニット
クロックおよびリセット
 ・クロック
 ・PS リセット
AXI
 ・バリエーション
 ・トランザクション
消費電力管理と PMU
 ・電源ドメイン
 ・PMU の概要
 ・PMU システムアーキテクチャ
 ・PMUと IPI
クロストリガを使ったデバッグ
 ・クロストリガを使ったデバッグ


※予告なくコース内容に若干の変更がはいる場合があります。
※進行状況により内容が変わる場合があります。
※オンライン開催場合、演習は講師のデモとなります。