Zynq UltraScale+ MPSoC ハードウェアデザイン

検索:

カテゴリ	Courseへのリンク	日程	会場、受講料	状況
	Zynq UltraScale+ MPSoC ハードウェアデザイン	5月20日(火)-21日(水) 申込締切日：5/9 10:00~18:00	オンライン TC：12TC 現金：¥132,000	受付中

コース概要コース詳細

※2024年8月開催分より、講座内容を刷新し、開催日数は2日間となります。
あわせて、受講料も改定しておりますのでご注意下さい。

このコースでは、ハードウェア設計者向けにZynq® UltraScale+™ MPSoC デバイスのアーキテクチャと機能を説明します。

[このコースで学べること]

Zynq UltraScale+ MPSoC の概要

コース名	Zynq UltraScale+ MPSoC ハードウェアデザイン
ソフトウェアツール	・Vivado Design Suite 2023.1 ・Vitis unified software platform 2023.1
ハードウェア	・Architecture: Zynq UltraScale+ MPSoC ・Demo board: ZCU104
トレーニング期間	2日間
受講料	1名様　12TC or 132,000円(税込)
受講対象者	Zynq UltraScale+ MPSoC デバイスの主要ハードウェアの構造を理解したい方 Zynq UltraScale+ MPSoC デバイスの設計をするハードウエアエンジニア
受講要件	Zynq UltraScale+ MPSoC に関する基礎知識 Vivado および Vitisツールの基本的な知識
コース内容	Day 1 アプリケーションプロセッシングユニット　・ArmR Cortex・-A53 プロセッサ　・アーキテクチャ拡張　・64-ビットアーキテクチャの機能　・例外処理　・キャッシュコヒーレンシ　・HW-SW の仮想化　・ハイパーバイザー: 概要　・仮想化ハードウェアのサポートリアルタイムプロセッシングユニット　・L1 および L2 キャッシュ　・クロッキング、パワー、リセット TCM アーキテクチャ QEMU 　・アプリケーション開発とデバッグブート　・ブートとコンフィグレーション　・ブートイメージ FSBL (第 1 段階ブートローダー) 　 Day 2 ビデオ　・ビデオコーデックユニットの概要　・VCU アーキテクチャシステム保護　・システムメモリ管理ユニット　・ペリフェラル保護ユニット　・メモリ保護ユニットクロックおよびリセット　・クロック　・PS リセット AXI 　・バリエーション　・トランザクション消費電力管理と PMU 　・電源ドメイン　・PMU の概要　・PMU システムアーキテクチャ　・PMUと IPI クロストリガを使ったデバッグ　・クロストリガを使ったデバッグ ※予告なくコース内容に若干の変更がはいる場合があります。 ※進行状況により内容が変わる場合があります。 ※オンライン開催場合、演習は講師のデモとなります。