Versal Adaptive SoC:アーキテクチャ
カテゴリ | Courseへのリンク | 日程 | 会場、受講料 | 状況 | category | 開催月 | 締切時間 | Flag |
---|---|---|---|---|---|---|---|---|
Vivado.png | PCI Express デザイン | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 3 | 高速インターフェイスコース | 2024年6月 | 202409301700 | 1 |
lang.png | Designing with SystemVerilog | 11月5日(火)-6日(水) 申込締切日:10/24 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 開催中止 | HDL言語と検証 | 2024年11月 | 202410241700 | 0 |
AdovancedMin2.png | Embedded Heterogeneous Design | 11月7日(木)-8日(金) 申込締切日:10/28 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | Versal Adaptive SoC | 2024年11月 | 202410281700 | 0 |
Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 11月7日(木) 申込締切日:10/28 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 開催中止 | FPGAとVivadoツール | 2024年11月 | 202410281700 | 0 |
Vivado.png | Vivado Design Suite でのタイミング クロージャ | 11月8日(金) 申込締切日:10/29 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 1661 | FPGAとVivadoツール | 2024年11月 | 202410291700 | 1 |
AdovancedMin2.png | Versal adaptive SoC:アーキテクチャ | 11月11日(月)-12日(火) 申込締切日:10/30 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | Versal Adaptive SoC | 2024年11月 | 202410301700 | 0 |
AdovancedMin2.png | Versal adaptive SoC:デザインメソドロジー | 11月13日(水)-14日(木) 申込締切日:11/1 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | Versal Adaptive SoC | 2024年11月 | 202411011700 | 0 |
AdovancedMin2.png | Versal Adaptive SoC:ネットワーク オン チップ | 11月15日(金) 申込締切日:11/6 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 開催中止 | Versal Adaptive SoC | 2024年11月 | 202411061700 | 0 |
Vivado.png | IP インテグレーターツールによる設計 | 11月19日(火) 申込締切日:11/8 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 1667 | FPGAとVivadoツール | 2024年11月 | 202411081700 | 1 |
Vivado.png | PCI Express デザイン | 11月19日(火)-20日(水) 申込締切日:11/8 10:00~17:30 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | FPGAとVivadoツール | 2024年11月 | 202411081700 | 0 |
eembe.png | VITISアクセラレーション開発 | 11月21日(木)-22日(金) 申込締切日:11/12 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 1669 | SoCとVitisツール | 2024年11月 | 202411121700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【講義と演習】 | 11月25日(月) 申込締切日:11/14 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 1704 | Versal Adaptive SoC | 2024年11月 | 202411141700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【演習のみ】 | 11月25日(月) 申込締切日:11/14 1330~18:00 | 新横浜(hdLab) TC:4TC 現金:¥44,000 | 1705 | Versal Adaptive SoC | 2024年11月 | 202411141700 | 1 |
embe.png | Kria KV260 入門 | 11月26日(火) 申込締切日:11/15 13:00~18:00 日程を変更しました | 新横浜(hdLab) TC:8TC (TCのみ) | 満席 | MPSoC/SoM | 2024年11月 | 202411151700 | 1 |
embe.png | Zynq UltraScale+ MPSoC ハードウェアデザイン | 11月26日(火)-27日(水) 申込締切日:11/15 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 1670 | MPSoC/SoM | 2024年11月 | 202411151700 | 1 |
eembe.png | Embedded Systems Software Design Basic | 11月27日(水)-28日(木) 申込締切日:11/18 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 開催中止 | SoCとVitisツール | 2024年11月 | 202411181700 | 0 |
lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 11月28日(木)-29日(金) 申込締切日:11/19 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1673 | HDL言語と検証 | 2024年11月 | 202411191700 | 1 |
eembe.png | Embedded Systems Software Design OS | 11月29日(金) 申込締切日:11/20 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 開催中止 | SoCとVitisツール | 2024年11月 | 202411201700 | 0 |
embe.png | OS and Hypervisors in Adaptive SoCs | 12月3日(火)-4日(水) 申込締切日:11/22 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 1675 | MPSoC/SoM | 2024年12月 | 202411221700 | 1 |
embe.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 12月5日(木)-6日(金) 申込締切日:11/26 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 1676 | MPSoC/SoM | 2024年12月 | 202411261700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 12月9日(月)-10日(火) 申込締切日:11/28 10:00~17:30 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 1677 | FPGAとVivadoツール | 2024年12月 | 202411281700 | 1 |
lang.png | Verification with SystemVerilog | 12月10日(火)-11日(水) 申込締切日:11/29 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1678 | HDL言語と検証 | 2024年12月 | 202411291700 | 1 |
Vivado.png | Vivado ロジック解析を使用したデバッグ 基礎編 | 12月12日(木) 申込締切日:12/3 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 1679 | FPGAとVivadoツール | 2024年12月 | 202412031700 | 1 |
eembe.png | Zynq SoC エンベデッドシステム開発 | 12月12日(木)-13日(金) 申込締切日:12/3 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1674 | SoCとVitisツール | 2024年12月 | 202412031700 | 1 |
AdovancedMin2.png | Versal adaptive SoC: Quick Start | 12月12日(木) 申込締切日:12/3 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 1680 | Versal Adaptive SoC | 2024年12月 | 202412031700 | 1 |
eembe.png | Migrating to the Vitis Unified IDE | 12月13日(金) 申込締切日:12/4 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 1681 | SoCとVitisツール | 2024年12月 | 202412041700 | 1 |
Vivado.png | タイミングクロージャテクニックPart1 | 12月17日(火) 申込締切日:12/6 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 1682 | FPGAとVivadoツール | 2024年12月 | 202412061700 | 1 |
Vivado.png | タイミングクロージャテクニックPart2 | 12月18日(水) 申込締切日:12/9 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 1683 | FPGAとVivadoツール | 2024年12月 | 202412091700 | 1 |
eembe.png | VitisAIプラットフォーム | 12月19日(木)-20日(金) 申込締切日:12/10 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 1684 | SoCとVitisツール | 2024年12月 | 202412101700 | 1 |
lang.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 12月23日(月)-24日(火) 申込締切日:12/12 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1686 | HDL言語と検証 | 2024年12月 | 202412121700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【講義と演習】 | 12月23日(月) 申込締切日:12/12 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 1706 | Versal Adaptive SoC | 2024年12月 | 202412121700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【演習のみ】 | 12月23日(月) 申込締切日:12/12 13:30~18:00 | 新横浜(hdLab) TC:4TC 現金:¥44,000 | 1707 | Versal Adaptive SoC | 2024年12月 | 202412121700 | 1 |
eembe.png | PetaLinuxツールを使用したエンベデッドデザイン | 12月24日(火)-25日(水) 申込締切日:12/13 10:00~18:00 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 1685 | SoCとVitisツール | 2024年12月 | 202412131700 | |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 1月9日(木)-10日(金) 申込締切日:12/24 10:00~17:30 | オンライン TC:8TC 現金:¥107,800 | 1688 | FPGAとVivadoツール | 2025年1月 | 202412241700 | 1 |
AdovancedMin2.png | Versal AI Engine: Quick Start | 1月10日(金) 申込締切日:12/25 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 1689 | Versal Adaptive SoC | 2025年1月 | 202412251700 | 1 |
eembe.png | Zynq SoC システムアーキテクチャ | 1月16日(木)-17日(金) 申込締切日:1/6 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1690 | SoCとVitisツール | 2025年1月 | 202501061700 | 1 |
AdovancedMin2.png | Versal AI Engine 1: アーキテクチャとデザインフロー | 1月16日(木)-17日(金) 申込締切日:1/6 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 1691 | Versal Adaptive SoC | 2025年1月 | 202501061700 | 1 |
eembe.png | ARTYを使用したMicroBlaze開発入門 | 1月21日(火) 申込締切日:1/9 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 1692 | SoCとVitisツール | 2025年1月 | 202501091700 | 1 |
lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 1月21日(火)-22日(水) 申込締切日:1/9 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 1693 | HDL言語と検証 | 2025年1月 | 202501091700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【講義と演習】 | 1月22日(水) 申込締切日:1/10 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 1708 | Versal Adaptive SoC | 2025年1月 | 202501101700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【演習のみ】 | 1月22日(水) 申込締切日:1/10 13:30~18:00 | 新横浜(hdLab) TC:4TC 現金:¥44,000 | 1709 | Versal Adaptive SoC | 2025年1月 | 202501101700 | 1 |
Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 1月23日(木) 申込締切日:1/14 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 1694 | FPGAとVivadoツール | 2025年1月 | 202501141700 | 1 |
eembe.png | Vitis HLSを使った高位合成 | 1月23日(木)-24日(金) 申込締切日:1/14 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 1695 | SoCとVitisツール | 2025年1月 | 202501141700 | 1 |
Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 1月24日(金) 申込締切日:1/15 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 1696 | FPGAとVivadoツール | 2025年1月 | 202501151700 | 1 |
AdovancedMin2.png | Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング | 1月28日(火)-29日(水) 申込締切日:1/17 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 1697 | Versal Adaptive SoC | 2025年1月 | 202501171700 | 1 |
embe.png | Kria KV260 入門 | 1月29日(水) 申込締切日:1/20 13:00~18:00 | 新横浜(hdLab) TC:8TC (TCのみ) | 1698 | MPSoC/SoM | 2025年1月 | 202501201700 | 1 |
Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 1月29日(水) 申込締切日:1/20 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 1699 | FPGAとVivadoツール | 2025年1月 | 202501201700 | 1 |
Vivado.png | Vivado Design Suite でのインプリメント手法 | 1月30日(木) 申込締切日:1/21 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 1700 | FPGAとVivadoツール | 2025年1月 | 202501211700 | 1 |
embe.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 1月30日(木)-31日(金) 申込締切日:1/21 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 1701 | MPSoC/SoM | 2025年1月 | 202501211700 | 1 |
lang.png | FPGA向けRTL設計スタイルガイドセミナー | 1月30日(木)-31日(金) 申込締切日:1/21 10:00~18:00 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 1702 | HDL言語と検証 | 2025年1月 | 202501211700 | 1 |
本コースでは、Adaptable Engine、高速 I/O、クロッキング、Scalar Engine、Intelligent Engine、プログラマブル ネットワーク オン チップ (NoC) など、AMD Versal™ Adaptive SoC アーキテクチャのビルディング ブロックについて学びます。 また、最先端のメモリおよびインターフェイス テクノロジを使用して、あらゆるアプリケーションに強力な異種混合アクセラレーションを提供する方法についても学びます。
このコースの重点項目は次のとおりです。
▪ VersalアダプティブSoCのアーキテクチャの説明
▪ Versal アーキテクチャで利用可能なさまざまなエンジンと、それらのエンジンに含まれるリソースの説明
▪ ネットワークオンチップ(NoC)とAIエンジンのアーキテクチャの説明
▪ Versal アダプティブ SoC で利用可能なメモリ ソリューションとプログラミング インターフェイスの概要
▪ Versal アダプティブ SoC で利用可能な PCI Express® およびシリアル トランシーバー ソリューションの特定
【ご注意下さい】
このコースの説明は日本語で行いますが、テキストは英語となります。
従来の「Versal ACAP: アーキテクチャとメソドロジー1、2」は「アーキテクチャ」と「デザインメソドロジー」に分割されました。
コース名 | Versal Adaptive SoC:アーキテクチャ |
---|---|
ソフトウェアツール | ・Vivado ML Edition 2023.1 ・Vitis unified software platform 2023.1 |
ハードウェア | ・Architecture: Versal adaptive SoC ・Demo board: Versal VCK190 Evaluation Platform |
トレーニング期間 | 2日間 |
受講料 | 1名様 12TC or 132,000円(税込) |
受講対象者 | ハードウエアエンジニア、ソフトウエアエンジニア、システムアーキテクト、DSPユーザー および Vesal Adaptive SoCデバイスの設計手法を学びたい方 |
受講要件 | ・AMD FPGA およびアダプティブ SoC に関する基礎知識 ・Vivado™ および Vitis™ ツールの基本的な知識 |
コース内容 | ※テキストは全て英語です! Day 1 ・Introduction Describes the need for Versal devices and offers an overview of the Versal portfolio. {Lecture} ・Architecture Overview Provides a high-level overview of the Versal architecture, illustrating the various engines available in the Versal architecture. {Lecture} ・Design Tool Flow Maps the various engines in the Versal architecture to the tools required and describes how to target them for final image assembly. {Lecture, Lab} ・Adaptable Engines (PL) Describes the logic resources available in the Adaptable Engine. {Lecture} ・SelectIO Resources Describes the I/O bank, SelectIO™ interface, and I/O delay features. {Lecture} ・Clocking Architecture Discusses the clocking architecture, clock buffers, clock routing, clock management functions, and clock de-skew. {Lecture, Lab} ・Processing System Reviews the ArmR CortexR-A72 processor APU and Cortex-R5 processor RPU that form the Scalar Engine. The platform management controller (PMC), processing system manager (PSM), I/O peripherals, and PS-PL interfaces are also covered. {Lecture} ・PMC and Boot and Configuration Describes the platform management controller, platform loader and manager (PLM) software and boot and configuration. {Lecture, Lab} ・System Interrupts Discusses the different system interrupts and interrupt controllers. {Lecture} Day 2 ・Timers, Counters, and RTC Provides an overview of timers and counters, including the system counter, triple timer counter (TTC), watchdog timer, and real-time clock (RTC). {Lecture} ・DSP Engine Describes the DSP58 slice and compares the DSP58 slice with the DSP48 slice. DSP58 modes are also covered in detail. {Lecture, Lab} ・AI Engine Discusses the AI Engine array architecture, terminology, and AIE interfaces. {Lecture, Lab} ・NoC Introduction and Concepts Covers the reasons to use the network on chip, its basic elements, and common terminology. {Lecture, Lab} ・Memory Solutions Describes the available memory resources, such as block RAM, UltraRAM, LUTRAM, embedded memory, OCM, and DDR. The integrated memory controllers are also covered. {Lecture} ・Programming Interfaces Reviews the various programming interfaces in the Versal device. {Lecture} ・PCI Express & CCIX Provides an overview of the CCIX PCIe module and describes the PL and CPM PCIe blocks. {Lecture, Lab} ・Serial Transceivers Describes the transceivers in the Versal device. {Lecture} ・System Migration Compares the various functional blocks of the Versal devices to previous-generation devices. Describes the migration of designs from the UltraScale™ and UltraScale+™ architectures to the Versal architecture. {Lecture} |