Versal Adaptive SoC:アーキテクチャ
カテゴリ | Courseへのリンク | 日程 | 会場、受講料 | 状況 | category | 開催月 | 締切時間 | Flag |
---|---|---|---|---|---|---|---|---|
embe.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 1 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
embe.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 2 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
Vivado.png | PCI Express デザイン | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 3 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
AdovancedMin2.png | Versal adaptive SoC: Quick Start | 随時 | オンデマンド TC:6TC 現金:¥66,000 | 4 | Versal Adaptive SoC | オンデマンド | 203510311700 | 1 |
lang.png | Verification with SystemVerilog | 随時 | オンデマンド TC:8TC 現金:¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
lang.png | Designing with SystemVerilog | 随時 | オンデマンド TC:8TC 現金:¥107,800 | 受付停止 | HDL言語と検証 | オンデマンド | 203510311700 | 1 |
eembe.png | Vitis HLSを使った高位合成 | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 7 | SoCとVitisツール | オンデマンド | 203510311700 | 1 |
embe.png | Kria KV260 Vision AI | 随時 | オンデマンド TC:12TC 現金:¥132,000 | 8 | MPSoC/SoM | オンデマンド | 203510311700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 随時 | オンデマンド TC:8TC 現金:¥107,800 | 9 | FPGAとVivadoツール | オンデマンド | 203510311700 | 1 |
embe.png | Kria KV260 入門 | 8月1日(金) 申込締切日:7/23 13:00~18:00 | 新横浜(hdLab) TC:8TC 現金:TCのみ | 満席 | MPSoC/SoM | 2025年8月 | 202507231700 | 1 |
eembe.png | ソフト&ハード設計実装セミナー | 8月5日(火) 申込締切日:7/25 10:00~17:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 開催中止 | SoCとVitisツール | 2025年8月 | 202507251700 | 0 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 8月5日(火)-6日(水) 申込締切日:7/25 10:00~17:30 | オンライン TC:8TC 現金:¥107,800 | 受付停止 | FPGAとVivadoツール | 2025年8月 | 202507251700 | 0 |
embe.png | Zynq UltraScale+ MPSoCハードウェアデザイン | 8月5日(火)-6日(水) 申込締切日:7/25 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 受付停止 | MPSoC/SoM | 2025年8月 | 202507251700 | 0 |
embe.png | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 8月7日(木)-8日(金) 申込締切日:7/29 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | MPSoC/SoM | 2025年8月 | 202507291700 | 0 |
Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 8月7日(木) 申込締切日:7/29 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 2072 | FPGAとVivadoツール | 2025年8月 | 202507291700 | 1 |
Vivado.png | Vivado Design Suite でのタイミング クロージャ | 8月8日(金) 申込締切日:7/30 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 開催中止 | FPGAとVivadoツール | 2025年8月 | 202507301700 | 0 |
Vivado.png | IP インテグレーターツールによる設計 | 8月19日(火) 申込締切日:8/7 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 2074 | FPGAとVivadoツール | 2025年8月 | 202508071700 | 1 |
lang.png | Designing with SystemVerilog | 8月21日(木)-22日(金) 申込締切日:8/12 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2075 | HDL言語と検証 | 2025年8月 | 202508121700 | 1 |
Vivado.png | PCI Express デザイン | 8月21日(木)-22日(金) 申込締切日:8/12 10:00~17:30 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | FPGAとVivadoツール | 2025年8月 | 202508121700 | 0 |
eembe.png | Zynq SoC エンベデッドシステム開発 | 8月26日(火)-27日(水) 申込締切日:8/15 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2077 | SoCとVitisツール | 2025年8月 | 202508151700 | 1 |
lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 8月28日(木)-29日(金) 申込締切日:8/19 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2078 | HDL言語と検証 | 2025年8月 | 202508191700 | 1 |
embe.png | Kria KV260 Vision AI | 8月28日(木)-29日(金) 申込締切日:8/19 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | MPSoC/SoM | 2025年8月 | 202508191700 | 0 |
AdovancedMin2.png | Embedded Heterogeneous Design | 9月2日(火)-3日(水) 申込締切日:8/22 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 開催中止 | Versal Adaptive SoC | 2025年9月 | 202508221700 | 0 |
eembe.png | ソフト&ハード システム設計セミナー | 9月4日(木)-5日(金) 申込締切日:8/26 10:00~17:00 | 新横浜(hdLab) TC:16TC 現金:¥176,000 | 2082 | SoCとVitisツール | 2025年9月 | 202508261700 | 1 |
AdovancedMin2.png | Versal adaptive SoC: Quick Start | 9月4日(木) 申込締切日:8/26 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2083 | Versal Adaptive SoC | 2025年9月 | 202508261700 | 1 |
AdovancedMin2.png | Versal AI Engine: Quick Start | 9月5日(金) 申込締切日:8/27 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2084 | Versal Adaptive SoC | 2025年9月 | 202508271700 | 1 |
eembe.png | Migrating to the Vitis Unified IDE | 9月9日(火) 申込締切日:8/29 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2085 | SoCとVitisツール | 2025年9月 | 202508291700 | 1 |
eembe.png | Embedded Systems Software Design Basic | 9月10日(水)-11日(木) 申込締切日:9/1 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 2086 | SoCとVitisツール | 2025年9月 | 202509011700 | 1 |
eembe.png | Embedded Systems Software Design OS | 9月12日(金) 申込締切日:9/3 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2087 | SoCとVitisツール | 2025年9月 | 202509031700 | 1 |
AdovancedMin2.png | Versal adaptive SoC:アーキテクチャ | 9月9日(火)-10日(水) 申込締切日:8/29 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2088 | Versal Adaptive SoC | 2025年9月 | 202508291700 | 1 |
AdovancedMin2.png | Versal adaptive SoC:デザインメソドロジー | 9月11日(木)-12日(金) 申込締切日:9/2 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2089 | Versal Adaptive SoC | 2025年9月 | 202509021700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC:ネットワーク オン チップ | 9月17日(水) 申込締切日:9/5 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2090 | Versal Adaptive SoC | 2025年9月 | 202509051700 | 1 |
Vivado.png | Vivado ロジック解析を使用したデバッグ 基礎編 | 9月17日(水) 申込締切日:9/5 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 2091 | FPGAとVivadoツール | 2025年9月 | 202509051700 | 1 |
lang.png | Verification with SystemVerilog | 9月18日(木)-19日(金) 申込締切日:9/8 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2092 | HDL言語と検証 | 2025年9月 | 202509081700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 9月18日(木)-19日(金) 申込締切日:9/8 10:00~17:30 | オンライン TC:8TC 現金:¥107,800 | 2093 | FPGAとVivadoツール | 2025年9月 | 202509081700 | 1 |
lang.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 9月18日(木)-19日(金) 申込締切日:9/8 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2094 | HDL言語と検証 | 2025年9月 | 202509081700 | 1 |
eembe.png | VitisAIプラットフォーム | 9月24日(水)-25日(木) 申込締切日:9/10 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2095 | SoCとVitisツール | 2025年9月 | 202509101700 | 1 |
Vivado.png | デザイン クロージャ テクニック デザイン&パワー | 9月24日(水) 申込締切日:9/10 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2096 | FPGAとVivadoツール | 2025年9月 | 202509101700 | 1 |
Vivado.png | タイミングクロージャテクニックPart1 | 9月25日(木) 申込締切日:9/11 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 2097 | FPGAとVivadoツール | 2025年9月 | 202509111700 | 1 |
Vivado.png | タイミングクロージャテクニックPart2 | 9月26日(金) 申込締切日:9/12 10:00~17:30 | オンライン TC:6TC 現金:¥66,000 | 2098 | FPGAとVivadoツール | 2025年9月 | 202509121700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【講義と演習】 | 9月30日(火) 申込締切日:9/17 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2099 | Versal Adaptive SoC | 2025年9月 | 202509171700 | 1 |
AdovancedMin2.png | Versal Adaptive SoC Workshop【演習のみ】 | 9月30日(火) 申込締切日:9/17 13:30~18:00 | 新横浜(hdLab) TC:4TC 現金:¥44,000 | 2100 | Versal Adaptive SoC | 2025年9月 | 202509171700 | 1 |
eembe.png | ARTYを使用したMicroBlaze-v開発入門 | 10月1日(水) 申込締切日:9/18 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2102 | SoCとVitisツール | 2025年10月 | 202509181700 | 1 |
eembe.png | Yoctoを使用した組み込みLinux開発 | 10月1日(水) 申込締切日:9/18 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2103 | SoCとVitisツール | 2025年10月 | 202509181700 | 1 |
Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 10月2日(木) 申込締切日:9/19 10:00~17:30 | 新横浜(hdLab) TC:4TC 現金:¥53,900 | 2104 | FPGAとVivadoツール | 2025年10月 | 202509191700 | 1 |
AdovancedMin2.png | Versal AI Engine 1: アーキテクチャとデザインフロー | 10月2日(木)-3日(金) 申込締切日:9/19 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2105 | Versal Adaptive SoC | 2025年10月 | 202509191700 | 1 |
eembe.png | ZYBOを使ったカラーバー発生回路作成 | 10月3日(金) 申込締切日:9/24 10:00~18:00 | 新横浜(hdLab) TC:6TC 現金:¥66,000 | 2106 | SoCとVitisツール | 2025年10月 | 202509241700 | 1 |
embe.png | Zynq UltraScale+ MPSoC Boot and Platform Management | 10月9日(木)-10日(金) 申込締切日:9/30 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 2107 | MPSoC/SoM | 2025年10月 | 202509301700 | 1 |
eembe.png | Zynq SoC システムアーキテクチャ | 10月9日(木)-10日(金) 申込締切日:9/30 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2108 | SoCとVitisツール | 2025年10月 | 202509301700 | 1 |
AdovancedMin2.png | UltraScale+デバイスからVersalアダプティブSoC への移行 | 10月15日(水) 申込締切日:10/3 10:00~18:00 | オンライン TC:6TC 現金:¥66,000 | 2109 | Versal Adaptive SoC | 2025年10月 | 202510031700 | 1 |
lang.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 10月16日(木)-17日(金) 申込締切日:10/6 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2110 | HDL言語と検証 | 2025年10月 | 202510061700 | 1 |
embe.png | Zynq UltraScale+ MPSoC システムアーキテクチャ | 10月16日(木)-17日(金) 申込締切日:10/6 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2111 | MPSoC/SoM | 2025年10月 | 202510061700 | 1 |
Vivado.png | Vivado Design Suite でのFPGA設計導入 | 10月20日(月)-21日(火) 申込締切日:10/8 10:00~17:30 | オンライン TC:8TC 現金:¥107,800 | 2112 | FPGAとVivadoツール | 2025年10月 | 202510081700 | 1 |
embe.png | OS and Hypervisors in Adaptive SoCs | 10月21日(火)-22日(水) 申込締切日:10/9 10:00~18:00 | 新横浜(hdLab) TC:12TC 現金:¥132,000 | 2113 | MPSoC/SoM | 2025年10月 | 202510091700 | 1 |
eembe.png | Zynq SoC エンベデッドシステム開発 | 10月21日(火)-22日(水) 申込締切日:10/9 10:00~18:00 | オンライン TC:8TC 現金:¥107,800 | 2117 | SoCとVitisツール | 2025年10月 | 202510091700 | 1 |
AdovancedMin2.png | Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング | 10月23日(木)-24日(金) 申込締切日:10/14 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2114 | Versal Adaptive SoC | 2025年10月 | 202510141700 | 1 |
lang.png | FPGA向けRTL設計スタイルガイドセミナー | 10月27日(月)-28日(火) 申込締切日:10/16 10:00~18:00 | 新横浜(hdLab) TC:8TC 現金:¥107,800 | 2115 | HDL言語と検証 | 2025年10月 | 202510161700 | 1 |
Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 10月28日(火) 申込締切日:10/17 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 2116 | FPGAとVivadoツール | 2025年10月 | 202510171700 | 1 |
Vivado.png | Vivado Design Suite でのインプリメント手法 | 10月30日(木) 申込締切日:10/21 10:00~17:30 | オンライン TC:4TC 現金:¥53,900 | 2118 | FPGAとVivadoツール | 2025年10月 | 202510211700 | 1 |
eembe.png | Vitis HLSを使った高位合成 | 10月30日(木)-31日(金) 申込締切日:10/21 10:00~18:00 | オンライン TC:12TC 現金:¥132,000 | 2119 | SoCとVitisツール | 2025年10月 | 202510211700 | 1 |
本コースでは、Adaptable Engine、高速 I/O、クロッキング、Scalar Engine、Intelligent Engine、プログラマブル ネットワーク オン チップ (NoC) など、AMD Versal™ Adaptive SoC アーキテクチャのビルディング ブロックについて学びます。 また、最先端のメモリおよびインターフェイス テクノロジを使用して、あらゆるアプリケーションに強力な異種混合アクセラレーションを提供する方法についても学びます。
このコースの重点項目は次のとおりです。
▪ VersalアダプティブSoCのアーキテクチャの説明
▪ Versal アーキテクチャで利用可能なさまざまなエンジンと、それらのエンジンに含まれるリソースの説明
▪ ネットワークオンチップ(NoC)とAIエンジンのアーキテクチャの説明
▪ Versal アダプティブ SoC で利用可能なメモリ ソリューションとプログラミング インターフェイスの概要
▪ Versal アダプティブ SoC で利用可能な PCI Express® およびシリアル トランシーバー ソリューションの特定
【ご注意下さい】
このコースの説明は日本語で行いますが、テキストは英語となります。
従来の「Versal ACAP: アーキテクチャとメソドロジー1、2」は「アーキテクチャ」と「デザインメソドロジー」に分割されました。
コース名 | Versal Adaptive SoC:アーキテクチャ |
---|---|
ソフトウェアツール | ・Vivado ML Edition 2023.1 ・Vitis unified software platform 2023.1 |
ハードウェア | ・Architecture: Versal adaptive SoC ・Demo board: Versal VCK190 Evaluation Platform |
トレーニング期間 | 2日間 |
受講料 | 1名様 12TC or 132,000円(税込) |
受講対象者 | ハードウエアエンジニア、ソフトウエアエンジニア、システムアーキテクト、DSPユーザー および Vesal Adaptive SoCデバイスの設計手法を学びたい方 |
受講要件 | ・AMD FPGA およびアダプティブ SoC に関する基礎知識 ・Vivado™ および Vitis™ ツールの基本的な知識 |
コース内容 | ※テキストは全て英語です! Day 1 ・Introduction Describes the need for Versal devices and offers an overview of the Versal portfolio. {Lecture} ・Architecture Overview Provides a high-level overview of the Versal architecture, illustrating the various engines available in the Versal architecture. {Lecture} ・Design Tool Flow Maps the various engines in the Versal architecture to the tools required and describes how to target them for final image assembly. {Lecture, Lab} ・Adaptable Engines (PL) Describes the logic resources available in the Adaptable Engine. {Lecture} ・SelectIO Resources Describes the I/O bank, SelectIO™ interface, and I/O delay features. {Lecture} ・Clocking Architecture Discusses the clocking architecture, clock buffers, clock routing, clock management functions, and clock de-skew. {Lecture, Lab} ・Processing System Reviews the ArmR CortexR-A72 processor APU and Cortex-R5 processor RPU that form the Scalar Engine. The platform management controller (PMC), processing system manager (PSM), I/O peripherals, and PS-PL interfaces are also covered. {Lecture} ・PMC and Boot and Configuration Describes the platform management controller, platform loader and manager (PLM) software and boot and configuration. {Lecture, Lab} ・System Interrupts Discusses the different system interrupts and interrupt controllers. {Lecture} Day 2 ・Timers, Counters, and RTC Provides an overview of timers and counters, including the system counter, triple timer counter (TTC), watchdog timer, and real-time clock (RTC). {Lecture} ・DSP Engine Describes the DSP58 slice and compares the DSP58 slice with the DSP48 slice. DSP58 modes are also covered in detail. {Lecture, Lab} ・AI Engine Discusses the AI Engine array architecture, terminology, and AIE interfaces. {Lecture, Lab} ・NoC Introduction and Concepts Covers the reasons to use the network on chip, its basic elements, and common terminology. {Lecture, Lab} ・Memory Solutions Describes the available memory resources, such as block RAM, UltraRAM, LUTRAM, embedded memory, OCM, and DDR. The integrated memory controllers are also covered. {Lecture} ・Programming Interfaces Reviews the various programming interfaces in the Versal device. {Lecture} ・PCI Express & CCIX Provides an overview of the CCIX PCIe module and describes the PL and CPM PCIe blocks. {Lecture, Lab} ・Serial Transceivers Describes the transceivers in the Versal device. {Lecture} ・System Migration Compares the various functional blocks of the Versal devices to previous-generation devices. Describes the migration of designs from the UltraScale™ and UltraScale+™ architectures to the Versal architecture. {Lecture} |