| HDL言語と検証 | | TC数 | 現金価格* |
| [言語] | | | |
| | [Verilog] XILINX/Vivadoツールを使ったRTL設計初級 | 8TC | ¥107,800 |
| | [VHDL] XILINX/Vivadoツールを使ったRTL設計初級 | 8TC | ¥107,800 |
| | FPGA向けRTL設計スタイルガイドセミナー | 8TC | ¥107,800 |
| New! | Designing with SystemVerilog | 8TC | ¥107,800 |
| [検証] | | | |
| New! | Verification with SystemVerilog | 8TC | ¥107,800 |
| FPGAとVivadoツール | | TC数 | 現金価格* |
| [デバイス] | | | |
| 休止中 | 7 シリーズ FPGA デザイン | | |
| 休止中 | UltraScale アーキテクチャ FPGA デザイン | | |
| [IP] | | | |
| | PCI Express デザイン | 12TC | ¥132,000 |
| [Vivado初級] | | | |
| | Vivado Design Suite ツールフロー | 4TC | ¥53,900 |
| | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 4TC | ¥53,900 |
| | Vivado Design Suite でのFPGA設計導入 | 8TC | ¥107,800 |
| | Vivado Design Suite でのタイミング制約と解析 | 4TC | ¥53,900 |
| | Vivado Design Suite でのタイミング クロージャ | 4TC | ¥53,900 |
| New! | Vivado ロジック解析を使用したデバッグ 基礎編 | 4TC | ¥53,900 |
| [Vivado中級] | | | |
| | Vivado Design Suite でのUltraFast設計手法 | 4TC | ¥53,900 |
| | Vivado Design Suite でのインプリメント手法 | 4TC | ¥53,900 |
| | タイミングクロージャテクニックPart1 | 6TC | ¥66,000 |
| | タイミングクロージャテクニックPart2 | 6TC | ¥66,000 |
| | IP インテグレーターツールによる設計 | 6TC | ¥66,000 |
| | Vivado ロジック解析を使用したデバッグ テクニック | 8TC | ¥107,800 |
| | Vivado Design Suite でのパーシャルリコンフィギュレーション | 4TC | ¥53,900 |
| SoCとVitisツール | | TC数 | 現金価格* |
| [エンベデッド入門] | | | |
| | ARTYを使用したMicroBlaze開発入門 | 4TC | ¥53,900 |
| [Zynq 7000 SoC] | | | |
| | Zynq SoC システムアーキテクチャ | 8TC | ¥107,800 |
| | Zynq SoC エンベデッドシステム開発 | 8TC | ¥107,800 |
| [Vitis Embedded 入門] | | |
| New! | Migrating to the Vitis Unified IDE | 6TC | ¥66,000 |
| New! | Embedded Systems Software Design Basic | 12TC | ¥132,000 |
| New! | Embedded Systems Software Design OS | 6TC | ¥66,000 |
| | PetaLinuxツールを使用したエンベデッドデザイン | 8TC | ¥107,800 |
| [Vitis Unifed Software Platform] | | |
| | Vitis HLSを使った高位合成 | 12TC | ¥132,000 |
| | Vitis Model Composer | 12TC | ¥132,000 |
| | VITISアクセラレーション開発 | 12TC | ¥132,000 |
| | VitisAIプラットフォーム | 12TC | ¥132,000 |
| MPSoC/SoM | | TC数 | 現金価格* |
| [MPSoC ] | | | |
| | Zynq UltraScale+ MPSoC システムアーキテクチャ | 12TC | ¥132,000 |
| Renewal | Zynq UltraScale+ MPSoC ハードウェアデザイン | 12TC | ¥132,000 |
| New! | Zynq UltraScale+ MPSoC Boot and Platform Management | 12TC | ¥132,000 |
| New! | OS and Hypervisors in Adaptive SoCs | 12TC | ¥132,000 |
| | Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | 12TC | ¥132,000 |
| [Kria SoM] | | | |
| | Kria KV260 入門 | 8TC | TCのみ |
| New! | Kria KV260 Vision AI | 12TC | ¥132,000 |
| Versal Adaptive SoC | | TC数 | 現金価格* |
| [Quick Start] | | | |
| New! | Versal adaptive SoC: Quick Start | 6TC | ¥66,000 |
| New! | Versal AI Engine: Quick Start | 6TC | ¥66,000 |
| New! | Versal Adaptive SoC Workshop【講義と演習】 | 6TC | ¥66,000 |
| New! | Versal Adaptive SoC Workshop【演習のみ】 | 4TC | ¥44,000 |
| [Versal] | | | |
| | Versal Adaptive SoC:アーキテクチャ | 12TC | ¥132,000 |
| | Versal Adaptive SoC:デザインメソドロジー | 12TC | ¥132,000 |
| | Versal Adaptive SoC:ネットワーク オン チップ | 6TC | ¥66,000 |
| New! | Embedded Heterogeneous Design | 12TC | ¥132,000 |
| [AI Engine] | | | |
| | Versal AI Engine 1: アーキテクチャとデザインフロー | 12TC | ¥132,000 |
| | Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング | 12TC | ¥132,000 |
| | Versal AI Engine 3: Kernel Programming and Optimization | 12TC | ¥132,000 |
| 休止中の講座 | | | |
| | Zynq SoC エンベデッドシステムソフトウェア開発 | | |
| | Vivado Design Suite での大規模デザインの設計手法 | | |
| | Spartan-6 FPGAのマイグレーション | | |
| | 7 シリーズ FPGA デザイン | | |
| | UltraScale アーキテクチャ FPGA デザイン | | |
| | アドバンスドエンベデッドシステムハードウェア開発 | | |
| | アドバンスドエンベデッドシステムソフトウェア開発 | | |
| | 高速メモリインターフェイスデザイン | | |
| | マルチギガビットシリアルI/Oを使用した設計 | | |