カテゴリ一覧

• Designing with SystemVerilog
• Verification with SystemVerilog

• [Verilog] XILINX/Vivadoツールを使ったRTL設計初級
• [VHDL] XILINX/Vivadoツールを使ったRTL設計初級
• Vivado Design Suite を使用したシミュレーション
• FPGA向けRTL設計スタイルガイドセミナー

• UltraScale アーキテクチャ FPGA デザイン
• PCI Express デザイン
• Vivado Design Suite ツールフロー
• Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門
• Vivado Design Suite でのFPGA設計導入
• Vivado Design Suite でのタイミング制約と解析
• Vivado Design Suite でのタイミング クロージャ
• Vivado ロジック解析を使用したデバッグ 基礎編
• Vivado Design Suite でのUltraFast設計手法
• Vivado Design Suite でのインプリメント手法
• タイミングクロージャテクニックPart1
• タイミングクロージャテクニックPart2
• IP インテグレーターツールによる設計
• Vivado ロジック解析を使用したデバッグ テクニック
• Vivado Design Suite でのパーシャルリコンフィギュレーション

• ARTYを使用したMicroBlaze開発入門
• Zynq SoC システムアーキテクチャ
• Zynq SoC エンベデッドシステム開発
• Migrating to the Vitis Unified IDE
• Embedded Systems Software Design Basic
• Embedded Systems Software Design OS
• PetaLinuxツールを使用したエンベデッド デザイン
• Vitis HLSを使った高位合成
• Vitis Model Composer
• VITISアクセラレーション開発
• VitisAIプラットフォーム

• Zynq UltraScale+ MPSoC ｼｽﾃﾑｱｰｷﾃｸﾁｬ
• Zynq UltraScale+ MPSoC ハードウェアデザイン
• Zynq UltraScale+ MPSoC Boot and Platform Management
• OS and Hypervisors in Adaptive SoCs
• Kria KV260 入門
• Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション
• Kria KV260 Vision AI

• Versal Adaptive SoC Workshop【演習のみ】
• Versal Adaptive SoC Workshop【講義と演習】
• Embedded Heterogeneous Design
• Versal adaptive SoC: Quick Start
• Versal AI Engine: Quick Start
• Versal Adaptive SoC:アーキテクチャ
• Versal Adaptive SoC:デザインメソドロジー
• Versal Adaptive SoC:ネットワーク オン チップ
• Versal AI Engine 1: アーキテクチャとデザインフロー
• Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング
• Versal AI Engine 3: Kernel Programming and Optimization

• Zynq UltraScale+ MPSoC ソフトウェアデザイン
• Xilinxボードワークショップ
• Versal ACAP: アーキテクチャとメソドロジー２
• Versal ACAP: アーキテクチャとメソドロジー１
• System Generator を使用したDSPデザイン
• SDKユーザのためのVITIS
• VITISでのエンベデッドシステムソフトウェア開発
• Zynq SoC エンベデッドシステムソフトウェア開発
• Vivado Design Suite を使用したIPの管理
• Vivado Design Suite での大規模デザインの設計手法
• Spartan-6 FPGAのマイグレーション
• 7 シリーズ FPGA デザイン
• [入門] C/C++ によるSDSoC開発環境
• [実践] C/C++ によるSDSoC開発環境と設計手法
• アドバンスドエンベデッドシステムハードウェア開発
• アドバンスドエンベデッドシステムソフトウェア開発
• Cコード ベースの設計 : Vivado HLx を使用した高位合成
• 高速メモリインターフェイスデザイン
• マルチギガビットシリアルI/Oを使用した設計

• XILINX/Vivado HLSツールを使ったC言語入門

• ISE FPGA設計導入
• ISE FPGA設計実践